SHARC，哈佛結(jié)構(gòu)和馮諾依曼結(jié)構(gòu)的區(qū)別急啊

來(lái)源：整理時(shí)間：2023-08-22 10:47:33 編輯：智能門戶手機(jī)版

本文目錄一覽

1，哈佛結(jié)構(gòu)和馮諾依曼結(jié)構(gòu)的區(qū)別急啊
2，馮諾依曼哈佛改進(jìn)哈佛區(qū)別
3，請(qǐng)寫出馮諾依曼型計(jì)算機(jī)的五大組成部分
4，dsp的技術(shù)公司
5，馮諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)之間的區(qū)別
6，哈佛結(jié)構(gòu)是不是比馮諾依曼結(jié)構(gòu)要好

1，哈佛結(jié)構(gòu)和馮諾依曼結(jié)構(gòu)的區(qū)別急啊

哈佛結(jié)構(gòu)是一種將程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)的存儲(chǔ)器結(jié)構(gòu)。中央處理器首先到程序指令存儲(chǔ)器中讀取程序指令內(nèi)容，解碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲(chǔ)器中讀取數(shù)據(jù)，并進(jìn)行下一步的操作（通常是執(zhí)行）。程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)，可以使指令和數(shù)據(jù)有不同的數(shù)據(jù)寬度，如Microchip公司的PIC16芯片的程序指令是14位寬度，而數(shù)據(jù)是8位寬度。哈佛結(jié)構(gòu)的微處理器通常具有較高的執(zhí)行效率。其程序指令和數(shù)據(jù)指令分開(kāi)組織和存儲(chǔ)的，執(zhí)行時(shí)可以預(yù)先讀取下一條指令。目前使用哈佛結(jié)構(gòu)的中央處理器和微控制器有很多，除了上面提到的Microchip公司的PIC系列芯片，還有摩托羅拉公司的MC68系列、Zilog公司的Z8系列、ATMEL公司的AVR系列和安謀公司的ARM9、ARM10和ARM11，51單片機(jī)也屬于哈佛結(jié)構(gòu) 馮?諾伊曼結(jié)構(gòu)也稱普林斯頓結(jié)構(gòu)，是一種將程序指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器合并在一起的存儲(chǔ)器結(jié)構(gòu)。程序指令存儲(chǔ)地址和數(shù)據(jù)存儲(chǔ)地址指向同一個(gè)存儲(chǔ)器的不同物理位置，因此程序指令和數(shù)據(jù)的寬度相同，如英特爾公司的8086中央處理器的程序指令和數(shù)據(jù)都是16位寬。目前使用馮?諾伊曼結(jié)構(gòu)的中央處理器和微控制器有很多。除了上面提到的英特爾公司的8086，英特爾公司的其他中央處理器、安謀公司的ARM7、MIPS公司的MIPS處理器也采用了馮?諾伊曼結(jié)構(gòu)。在DSP算法中，最大量的工作之一是與存儲(chǔ)器交換信息，這其中包括作為輸入信號(hào)的采樣數(shù)據(jù)、濾波器系數(shù)和程序指令。例如，如果將保存在存儲(chǔ)器中的2個(gè)數(shù)相乘，就需要從存儲(chǔ)器中取3個(gè)二進(jìn)制數(shù)，即2個(gè)要乘的數(shù)和1個(gè)描述如何去做的程序指令。圖〔a)顯示了一個(gè)傳統(tǒng)的微處理器是如何做這項(xiàng)工作的。這被稱為馮?諾依曼結(jié)構(gòu)，是以一位數(shù)學(xué)家的名字命名的。馮?諾依曼結(jié)構(gòu)中，只有一個(gè)存儲(chǔ)器，通過(guò)一條總線來(lái)傳送數(shù)據(jù)。乘兩個(gè)數(shù)至少需要3個(gè)指令周期，即通過(guò)總線將這3個(gè)數(shù)從存儲(chǔ)器中送到CPU。所以這種結(jié)構(gòu)在面對(duì)高速、實(shí)時(shí)處理時(shí)，不可避免地造成總線擁擠。為此，哈佛大學(xué)提出了與馮?諾依曼結(jié)構(gòu)完全不同的另一種計(jì)算機(jī)結(jié)構(gòu)，人們習(xí)慣稱之為哈佛結(jié)構(gòu)，如圖(b)所示。它根據(jù)數(shù)據(jù)和數(shù)據(jù)指令將存儲(chǔ)器和總線分開(kāi)。因此，總線操作是獨(dú)立的，能同時(shí)取指令和數(shù)據(jù)，提高了速度。目前DSP內(nèi)部一般采用的是哈佛結(jié)構(gòu)，它在片內(nèi)至少有4套總線：程序的數(shù)據(jù)總線，程序的地址總線，數(shù)據(jù)的數(shù)據(jù)總線和數(shù)據(jù)的地址總線。這種分離的程序總線和數(shù)據(jù)總線，可允許同時(shí)獲取指令字(來(lái)自程序存儲(chǔ)器)和操作數(shù)(來(lái)自數(shù)據(jù)存儲(chǔ)器)，而互不干擾。這意味著在一個(gè)機(jī)器周期內(nèi)可以同時(shí)準(zhǔn)備好指令和操作數(shù)。有的DSP芯片內(nèi)部還包含有其他總線，如DMA總線等，可實(shí)現(xiàn)單周期內(nèi)完成更多的工作。這種多總線結(jié)構(gòu)就好像在DSP內(nèi)部架起了四通八達(dá)的高速公路，保障運(yùn)算單元及時(shí)地取到需要的數(shù)據(jù)，提高運(yùn)算速度。因此，對(duì)DSP來(lái)說(shuō)，內(nèi)部總線是個(gè)資源，總線越多，可以完成的功能就越復(fù)雜。超級(jí)哈佛結(jié)構(gòu)(super Harvard architecture，縮寫為SHARC)如圖(c)所示，它在哈佛結(jié)構(gòu)上增加了指令cache(緩存)和專用的I/O控制器。

哈佛結(jié)構(gòu)和馮諾依曼結(jié)構(gòu)的區(qū)別急啊

2，馮諾依曼哈佛改進(jìn)哈佛區(qū)別

區(qū)別是地址空間和數(shù)據(jù)空間分開(kāi)與否馮諾依曼結(jié)構(gòu)數(shù)據(jù)空間和地址空間不分開(kāi)哈佛結(jié)構(gòu)數(shù)據(jù)空間和地址空間是分開(kāi)的1.哈佛結(jié)構(gòu)處理器有兩個(gè)明顯的特點(diǎn)：使用兩個(gè)獨(dú)立的存儲(chǔ)器模塊，分別存儲(chǔ)指令和數(shù)據(jù)，每個(gè)存儲(chǔ)模塊都不允許指令和數(shù)據(jù)并存；使用獨(dú)立的兩條總線，分別作為CPU與每個(gè)存儲(chǔ)器之間的專用通信路徑，而這兩條總線之間毫無(wú)關(guān)聯(lián)。改進(jìn)的哈佛結(jié)構(gòu)，其結(jié)構(gòu)特點(diǎn)為：使用兩個(gè)獨(dú)立的存儲(chǔ)器模塊，分別存儲(chǔ)指令和數(shù)據(jù)，每個(gè)存儲(chǔ)模塊都不允許指令和數(shù)據(jù)并存，以便實(shí)現(xiàn)并行處理；具有一條獨(dú)立的地址總線和一條獨(dú)立的數(shù)據(jù)總線，利用公用地址總線訪問(wèn)兩個(gè)存儲(chǔ)模塊（程序存儲(chǔ)模塊和數(shù)據(jù)存儲(chǔ)模塊），公用數(shù)據(jù)總線則被用來(lái)完成程序存儲(chǔ)模塊或數(shù)據(jù)存儲(chǔ)模塊與CPU之間的數(shù)據(jù)傳輸； 2.普林斯頓結(jié)構(gòu)，也稱馮·諾伊曼結(jié)構(gòu)，是一種將程序指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器合并在一起的存儲(chǔ)器結(jié)構(gòu)。程序指令存儲(chǔ)地址和數(shù)據(jù)存儲(chǔ)地址指向同一個(gè)存儲(chǔ)器的不同物理位置，因此程序指令和數(shù)據(jù)的寬度相同，如英特爾公司的8086中央處理器的程序指令和數(shù)據(jù)都是16位寬。目前使用馮·諾伊曼結(jié)構(gòu)的中央處理器和微控制器有很多。除了上面提到的英特爾公司的8086，英特爾公司的其他中央處理器、安謀公司的ARM7、MIPS公司的MIPS處理器也采用了馮·諾伊曼結(jié)構(gòu)。

哈佛結(jié)構(gòu)是一種將程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)的存儲(chǔ)器結(jié)構(gòu)。中央處理器首先到程序指令存儲(chǔ)器中讀取程序指令內(nèi)容，解碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲(chǔ)器中讀取數(shù)據(jù)，并進(jìn)行下一步的操作（通常是執(zhí)行）。程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)，可以使指令和數(shù)據(jù)有不同的數(shù)據(jù)寬度，如microchip公司的pic16芯片的程序指令是14位寬度，而數(shù)據(jù)是8位寬度。哈佛結(jié)構(gòu)的微處理器通常具有較高的執(zhí)行效率。其程序指令和數(shù)據(jù)指令分開(kāi)組織和存儲(chǔ)的，執(zhí)行時(shí)可以預(yù)先讀取下一條指令。目前使用哈佛結(jié)構(gòu)的中央處理器和微控制器有很多，除了上面提到的microchip公司的pic系列芯片，還有摩托羅拉公司的mc68系列、zilog公司的z8系列、atmel公司的avr系列和安謀公司的arm9、arm10和arm11，51單片機(jī)也屬于哈佛結(jié)構(gòu) 馮?諾伊曼結(jié)構(gòu)也稱普林斯頓結(jié)構(gòu)，是一種將程序指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器合并在一起的存儲(chǔ)器結(jié)構(gòu)。程序指令存儲(chǔ)地址和數(shù)據(jù)存儲(chǔ)地址指向同一個(gè)存儲(chǔ)器的不同物理位置，因此程序指令和數(shù)據(jù)的寬度相同，如英特爾公司的8086中央處理器的程序指令和數(shù)據(jù)都是16位寬。目前使用馮?諾伊曼結(jié)構(gòu)的中央處理器和微控制器有很多。除了上面提到的英特爾公司的8086，英特爾公司的其他中央處理器、安謀公司的arm7、mips公司的mips處理器也采用了馮?諾伊曼結(jié)構(gòu)。在dsp算法中，最大量的工作之一是與存儲(chǔ)器交換信息，這其中包括作為輸入信號(hào)的采樣數(shù)據(jù)、濾波器系數(shù)和程序指令。例如，如果將保存在存儲(chǔ)器中的2個(gè)數(shù)相乘，就需要從存儲(chǔ)器中取3個(gè)二進(jìn)制數(shù)，即2個(gè)要乘的數(shù)和1個(gè)描述如何去做的程序指令。圖〔a)顯示了一個(gè)傳統(tǒng)的微處理器是如何做這項(xiàng)工作的。這被稱為馮?諾依曼結(jié)構(gòu)，是以一位數(shù)學(xué)家的名字命名的。馮?諾依曼結(jié)構(gòu)中，只有一個(gè)存儲(chǔ)器，通過(guò)一條總線來(lái)傳送數(shù)據(jù)。乘兩個(gè)數(shù)至少需要3個(gè)指令周期，即通過(guò)總線將這3個(gè)數(shù)從存儲(chǔ)器中送到cpu。所以這種結(jié)構(gòu)在面對(duì)高速、實(shí)時(shí)處理時(shí)，不可避免地造成總線擁擠。為此，哈佛大學(xué)提出了與馮?諾依曼結(jié)構(gòu)完全不同的另一種計(jì)算機(jī)結(jié)構(gòu)，人們習(xí)慣稱之為哈佛結(jié)構(gòu)，如圖(b)所示。它根據(jù)數(shù)據(jù)和數(shù)據(jù)指令將存儲(chǔ)器和總線分開(kāi)。因此，總線操作是獨(dú)立的，能同時(shí)取指令和數(shù)據(jù)，提高了速度。目前dsp內(nèi)部一般采用的是哈佛結(jié)構(gòu)，它在片內(nèi)至少有4套總線：程序的數(shù)據(jù)總線，程序的地址總線，數(shù)據(jù)的數(shù)據(jù)總線和數(shù)據(jù)的地址總線。這種分離的程序總線和數(shù)據(jù)總線，可允許同時(shí)獲取指令字(來(lái)自程序存儲(chǔ)器)和操作數(shù)(來(lái)自數(shù)據(jù)存儲(chǔ)器)，而互不干擾。這意味著在一個(gè)機(jī)器周期內(nèi)可以同時(shí)準(zhǔn)備好指令和操作數(shù)。有的dsp芯片內(nèi)部還包含有其他總線，如dma總線等，可實(shí)現(xiàn)單周期內(nèi)完成更多的工作。這種多總線結(jié)構(gòu)就好像在dsp內(nèi)部架起了四通八達(dá)的高速公路，保障運(yùn)算單元及時(shí)地取到需要的數(shù)據(jù)，提高運(yùn)算速度。因此，對(duì)dsp來(lái)說(shuō)，內(nèi)部總線是個(gè)資源，總線越多，可以完成的功能就越復(fù)雜。超級(jí)哈佛結(jié)構(gòu)(super harvard architecture，縮寫為sharc)如圖(c)所示，它在哈佛結(jié)構(gòu)上增加了指令cache(緩存)和專用的i/o控制器。

馮諾依曼哈佛改進(jìn)哈佛區(qū)別

3，請(qǐng)寫出馮諾依曼型計(jì)算機(jī)的五大組成部分

運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備馮·諾依曼結(jié)構(gòu)中計(jì)算機(jī)硬件系統(tǒng)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備5個(gè)硬件系統(tǒng)構(gòu)成。①運(yùn)算器。計(jì)算機(jī)中進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的主要部件，是計(jì)算機(jī)的主體。在控制器的控制下，運(yùn)算器接收待運(yùn)算的數(shù)據(jù)，完成程序指令指定的基于二進(jìn)制數(shù)的算術(shù)運(yùn)算或邏輯運(yùn)算。②控制器。計(jì)算機(jī)的指揮控制中心?？刂破鲝拇鎯?chǔ)器中逐條取出指令、分析指令，然后根據(jù)指令要求完成相應(yīng)操作，產(chǎn)生一系列控制命令，使計(jì)算機(jī)各部分自動(dòng)、連續(xù)并協(xié)調(diào)動(dòng)作，成為一個(gè)有機(jī)的整體，實(shí)現(xiàn)程序的輸入、數(shù)據(jù)的輸入以及運(yùn)算并輸出結(jié)果。③存儲(chǔ)器。存儲(chǔ)器是用來(lái)保存程序和數(shù)據(jù)，以及運(yùn)算的中間結(jié)果和最后結(jié)果的記憶裝置。計(jì)算機(jī)的存儲(chǔ)系統(tǒng)分為內(nèi)部存儲(chǔ)器(簡(jiǎn)稱內(nèi)存或主存儲(chǔ)器)和外部存儲(chǔ)器(簡(jiǎn)稱外存或輔助存儲(chǔ)器)。主存儲(chǔ)器中存放將要執(zhí)行的指令和運(yùn)算數(shù)據(jù)，容量較小，但存取速度快。外存容量大、成本低、存取速度慢，用于存放需要長(zhǎng)期保存的程序和數(shù)據(jù)。當(dāng)存放在外存中的程序和數(shù)據(jù)需要處理時(shí)，必須先將它們讀到內(nèi)存中，才能進(jìn)行處理。④輸入設(shè)備。輸入設(shè)備是用來(lái)完成輸入功能的部件，即向計(jì)算機(jī)送入程序、數(shù)據(jù)以及各種信息的設(shè)備。常用的輸入設(shè)備有鍵盤、鼠標(biāo)、掃描儀、磁盤驅(qū)動(dòng)器和觸摸屏等。⑤輸出設(shè)備。輸出設(shè)備是用來(lái)將計(jì)算機(jī)工作的中間結(jié)果及處理后的結(jié)果進(jìn)行表現(xiàn)的設(shè)備。常用的輸出設(shè)備有顯示器、打印機(jī)、繪圖儀和磁盤驅(qū)動(dòng)器等。

馮·諾依曼型計(jì)算機(jī)的五大組成部分是：輸入數(shù)據(jù)和程序的輸入設(shè)備；記憶程序和數(shù)據(jù)的存儲(chǔ)器；完成數(shù)據(jù)加工處理的運(yùn)算器；控制程序執(zhí)行的控制器；輸出處理結(jié)果的輸出設(shè)備。中央處理器的體系架構(gòu)可以分為：馮·諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)結(jié)構(gòu)使用馮·諾伊曼結(jié)構(gòu)的中央處理器和微控制器有很多。除了上面提到的英特爾公司的8086，英特爾公司的其他中央處理器、ARM的ARM7、MIPS公司的MIPS處理器也采用了馮·諾依曼結(jié)構(gòu)。1945年，馮·諾依曼首先提出了“存儲(chǔ)程序”的概念和二進(jìn)制原理，后來(lái)，人們把利用這種概念和原理設(shè)計(jì)的電子計(jì)算機(jī)系統(tǒng)統(tǒng)稱為“馮·諾依曼型結(jié)構(gòu)”計(jì)算機(jī)。馮·諾依曼結(jié)構(gòu)的處理器使用同一個(gè)存儲(chǔ)器，經(jīng)由同一個(gè)總線傳輸。馮·諾曼結(jié)構(gòu)處理器具有以下幾個(gè)特點(diǎn)：必須有一個(gè)存儲(chǔ)器；必須有一個(gè)控制器；必須有一個(gè)運(yùn)算器，用于完成算術(shù)運(yùn)算和邏輯運(yùn)算；必須有輸入和輸出設(shè)備，用于進(jìn)行人機(jī)通信。哈佛結(jié)構(gòu)哈佛結(jié)構(gòu)是一種將程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)的存儲(chǔ)器結(jié)構(gòu)。中央處理器首先到程序指令存儲(chǔ)器中讀取程序指令內(nèi)容，解碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲(chǔ)器中讀取數(shù)據(jù)，并進(jìn)行下一步的操作（通常是執(zhí)行）。程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)，可以使指令和數(shù)據(jù)有不同的數(shù)據(jù)寬度，如Microchip公司的PIC16芯片的程序指令是14位寬度，而數(shù)據(jù)是8位寬度。哈佛結(jié)構(gòu)的微處理器通常具有較高的執(zhí)行效率。其程序指令和數(shù)據(jù)指令分開(kāi)組織和存儲(chǔ)的，執(zhí)行時(shí)可以預(yù)先讀取下一條指令。使用哈佛結(jié)構(gòu)的中央處理器和微控制器有很多，除了上面提到的Microchip公司的PIC系列芯片，還有摩托羅拉公司的MC68系列、Zilog公司的Z8系列、ATMEL公司的AVR系列和ARM公司的ARM9、ARM10和ARM11。哈佛結(jié)構(gòu)是指程序和數(shù)據(jù)空間獨(dú)立的體系結(jié)構(gòu)，目的是為了減輕程序運(yùn)行時(shí)的訪存瓶頸。例如最常見(jiàn)的卷積運(yùn)算中, 一條指令同時(shí)取兩個(gè)操作數(shù), 在流水線處理時(shí), 同時(shí)還有一個(gè)取指操作,如果程序和數(shù)據(jù)通過(guò)一條總線訪問(wèn),取指和取數(shù)必會(huì)產(chǎn)生沖突，而這對(duì)大運(yùn)算量的循環(huán)的執(zhí)行效率是很不利的。哈佛結(jié)構(gòu)能基本上解決取指和取數(shù)的沖突問(wèn)題。而對(duì)另一個(gè)操作數(shù)的訪問(wèn)，就只能采用Enhanced哈佛結(jié)構(gòu)了，例如像TI那樣，數(shù)據(jù)區(qū)再split，并多一組總線?；蛳駻D那樣，采用指令cache，指令區(qū)可存放一部分?jǐn)?shù)據(jù)。在DSP算法中，最大量的工作之一是與存儲(chǔ)器交換信息，這其中包括作為輸入信號(hào)的采樣數(shù)據(jù)、濾波器系數(shù)和程序指令。例如，如果將保存在存儲(chǔ)器中的2個(gè)數(shù)相乘，就需要從存儲(chǔ)器中取3個(gè)二進(jìn)制數(shù)，即2個(gè)要乘的數(shù)和1個(gè)描述如何去做的程序指令。DSP內(nèi)部一般采用的是哈佛結(jié)構(gòu)，它在片內(nèi)至少有4套總線：程序的數(shù)據(jù)總線，程序的地址總線，數(shù)據(jù)的數(shù)據(jù)總線和數(shù)據(jù)的地址總線。這種分離的程序總線和數(shù)據(jù)總線，可允許同時(shí)獲取指令字(來(lái)自程序存儲(chǔ)器)和操作數(shù)(來(lái)自數(shù)據(jù)存儲(chǔ)器)，而互不干擾。這意味著在一個(gè)機(jī)器周期內(nèi)可以同時(shí)準(zhǔn)備好指令和操作數(shù)。有的DSP芯片內(nèi)部還包含有其他總線，如DMA總線等，可實(shí)現(xiàn)單周期內(nèi)完成更多的工作。這種多總線結(jié)構(gòu)就好像在DSP內(nèi)部架起了四通八達(dá)的高速公路，保障運(yùn)算單元及時(shí)地取到需要的數(shù)據(jù)，提高運(yùn)算速度。因此，對(duì)DSP來(lái)說(shuō)，內(nèi)部總線是個(gè)資源，總線越多，可以完成的功能就越復(fù)雜。超級(jí)哈佛結(jié)構(gòu)(superHarvard architecture，縮寫為SHARC)，它在哈佛結(jié)構(gòu)上增加了指令cache(緩存)和專用的I/O控制器。哈佛結(jié)構(gòu)處理器有兩個(gè)明顯的特點(diǎn)：使用兩個(gè)獨(dú)立的存儲(chǔ)器模塊，分別存儲(chǔ)指令和數(shù)據(jù)，每個(gè)存儲(chǔ)模塊都不允許指令和數(shù)據(jù)并存；使用獨(dú)立的兩條總線，分別作為CPU與每個(gè)存儲(chǔ)器之間的專用通信路徑，而這兩條總線之間毫無(wú)關(guān)聯(lián)。改進(jìn)的哈佛結(jié)構(gòu)，其結(jié)構(gòu)特點(diǎn)為：以便實(shí)現(xiàn)并行處理；具有一條獨(dú)立的地址總線和一條獨(dú)立的數(shù)據(jù)總線，利用公用地址總線訪問(wèn)兩個(gè)存儲(chǔ)模塊（程序存儲(chǔ)模塊和數(shù)據(jù)存儲(chǔ)模塊），公用數(shù)據(jù)總線則被用來(lái)完成程序存儲(chǔ)模塊或數(shù)據(jù)存儲(chǔ)模塊與CPU之間的數(shù)據(jù)傳輸。

請(qǐng)寫出馮諾依曼型計(jì)算機(jī)的五大組成部分

4，dsp的技術(shù)公司

你說(shuō)的是其中的一部分知識(shí)，是dsp處理的信息的原理。要向?qū)W習(xí)dsp的硬件開(kāi)發(fā)，還要學(xué)習(xí)微機(jī)原理，由單片機(jī)系統(tǒng)的設(shè)計(jì)經(jīng)驗(yàn)最好。還有就是dsp的開(kāi)發(fā)環(huán)境，也就是ccs，要掌握常用的編程語(yǔ)言，有匯編語(yǔ)言和c語(yǔ)言的編程經(jīng)驗(yàn)最好.首先要了解dsp的特點(diǎn)。數(shù)字信號(hào)處理相對(duì)于模擬信號(hào)處理有很大的優(yōu)越性，表現(xiàn)在精度高、靈活性大、可靠性好、易于大規(guī)模集成等方面。隨著人們對(duì)實(shí)時(shí)信號(hào)處理要求的不斷提高和大規(guī)模集成電路技術(shù)的迅速發(fā)展，數(shù)字信號(hào)處理技術(shù)也發(fā)生著日新月異的變革。實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)的核心和標(biāo)志是數(shù)字信號(hào)處理器。自第一個(gè)微處理器問(wèn)世以來(lái)，微處理器技術(shù)水平得到了十分迅速的提高，而快速傅立葉交換等實(shí)用算法的提出促進(jìn)了專門實(shí)現(xiàn)數(shù)字信號(hào)處理的一類微處理器的分化和發(fā)展。數(shù)字信號(hào)處理有別于普通的科學(xué)計(jì)算與分析，它強(qiáng)調(diào)運(yùn)算處理的實(shí)時(shí)性，因此dsp除了具備普通微處理器所強(qiáng)調(diào)的高速運(yùn)算和控制功能外，針對(duì)實(shí)時(shí)數(shù)字信號(hào)處理，在處理器結(jié)構(gòu)、指令系統(tǒng)、指令流程上具有許多新的特征，其特點(diǎn)如下：（1）算術(shù)單元具有硬件乘法器和多功能運(yùn)算單元，硬件乘法器可以在單個(gè)指令周期內(nèi)完成乘法操作，這是dsp區(qū)別于通用的微處理器的一個(gè)重要標(biāo)志。多功能運(yùn)算單元可以完成加減、邏輯、移位、數(shù)據(jù)傳送等操作。新一代的dsp內(nèi)部甚至還包含多個(gè)并行的運(yùn)算單元。以提高其處理能力。針對(duì)濾波、相關(guān)、矩陣運(yùn)算等需要大量乘和累加運(yùn)算的特點(diǎn)，dsp的算術(shù)單元的乘法器和加法器，可以在一個(gè)時(shí)鐘周期內(nèi)完成相乘、累加兩個(gè)運(yùn)算。近年出現(xiàn)的某些dsp如adsp2106x、dsp96000系列dsp可以同時(shí)進(jìn)行乘、加、減運(yùn)算，大大加快了fft的蝶形運(yùn)算速度。（2）總線結(jié)構(gòu)傳統(tǒng)的通用處理器采用統(tǒng)一的程序和數(shù)據(jù)空間、共享的程序和數(shù)據(jù)總線結(jié)構(gòu)，即所謂的馮?諾依曼結(jié)構(gòu)。dsp普遍采用了數(shù)據(jù)總線和程序總線分離的哈佛結(jié)構(gòu)或者改進(jìn)的哈佛結(jié)構(gòu)，極大的提高了指令執(zhí)行速度。片內(nèi)的多套總線可以同時(shí)進(jìn)行取指令和多個(gè)數(shù)據(jù)存取操作，許多dsp片內(nèi)嵌有dma控制器，配合片內(nèi)多總線結(jié)構(gòu)，使數(shù)據(jù)塊傳送速度大大提高。如ti公司的c6000系列的dsp采用改進(jìn)的哈佛結(jié)構(gòu)，內(nèi)部有一套256位寬度的程序總線、兩套32位的數(shù)據(jù)總線和一套32位的dma總線。adi公司的sharc系列dsp采用超級(jí)哈佛結(jié)構(gòu)（superharvaredarchitecturecomputer）,內(nèi)部集成了三套總線，即程序存儲(chǔ)器總線、數(shù)據(jù)存儲(chǔ)器總線和輸入輸出總線。（3）專用尋址單元dsp面向數(shù)據(jù)密集型應(yīng)用，伴隨著頻繁的數(shù)據(jù)訪問(wèn)，數(shù)據(jù)地址的計(jì)算也需要大量時(shí)間。dsp內(nèi)部配置了專用的尋址單元，用于地址的修改和更新，它們可以在尋址訪問(wèn)前或訪問(wèn)后自動(dòng)修改內(nèi)容，以指向下一個(gè)要訪問(wèn)的地址。地址的修改和更新與算術(shù)單元并行工作，不需要額外的時(shí)間。dsp的地址產(chǎn)生器支持直接尋址、間接尋址操作，大部分dsp還支持位反轉(zhuǎn)尋址（用于fft算法）和循環(huán)尋址（用于數(shù)字濾波算法）。（4）片內(nèi)存儲(chǔ)器針對(duì)數(shù)字信號(hào)處理的數(shù)據(jù)密集運(yùn)算的需要，dsp對(duì)程序和數(shù)據(jù)訪問(wèn)的時(shí)間要求很高，為了減小指令和數(shù)據(jù)的傳送時(shí)間，許多dsp內(nèi)部集成了高速程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器，以提高程序和數(shù)據(jù)的訪問(wèn)存儲(chǔ)器的速度。如ti公司的c6000系列的dsp內(nèi)部集成有1m～7m位的程序和數(shù)據(jù)ram；adi公司的sharc系列dsp內(nèi)部集成有0.5m～2m位的程序和數(shù)據(jù)ram，tigersharc系列dsp內(nèi)部集成有6m位的程序和數(shù)據(jù)ram。（5）流水處理技術(shù)dsp大多采用流水技術(shù)，即將一條指令的執(zhí)行過(guò)程分解成取指、譯碼、取數(shù)、執(zhí)行等若干個(gè)階段，每個(gè)階段稱為一級(jí)流水。每條指令都由片內(nèi)多個(gè)功能單元分別完成取指、譯碼、取數(shù)、執(zhí)行等操作，從而在不提高時(shí)鐘頻率的條件下減少了每條指令的執(zhí)行時(shí)間。（6）dsp與其它處理器的差別數(shù)字信號(hào)處理器（dsp）、通用微處理器（mpu）、微控制器（mcu）三者的區(qū)別在于：dsp面向高性能、重復(fù)性、數(shù)值運(yùn)算密集型的實(shí)時(shí)處理；mpu大量應(yīng)用于計(jì)算機(jī)；mcu則適用于以控制為主的處理過(guò)程。dsp的運(yùn)算速度比其它處理器要高得多，以fft、相關(guān)為例，高性能dsp不僅處理速度是mpu的4～10倍，而且可以連續(xù)不斷地完成數(shù)據(jù)的實(shí)時(shí)輸入／輸出。dsp結(jié)構(gòu)相對(duì)單一，普遍采用匯編語(yǔ)言編程，其任務(wù)完成時(shí)間的可預(yù)測(cè)性相對(duì)于結(jié)構(gòu)和指令復(fù)雜（超標(biāo)量指令）、嚴(yán)重依賴于編譯系統(tǒng)的mpu強(qiáng)得多。以一個(gè)fir濾波器實(shí)現(xiàn)為例，每輸入一個(gè)數(shù)據(jù)，對(duì)應(yīng)每階濾波器系數(shù)需要一次乘、一次加、一次取指、二次取數(shù)，還需要專門的數(shù)據(jù)移動(dòng)操作，dsp可以單周期完成乘加并行操作以及3～4次數(shù)據(jù)存取操作，而普通mpu完成同樣的操作至少需要4個(gè)指令周期。因此，在相同的指令周期和片內(nèi)指令緩存條件下，dsp的運(yùn)算送到可以超過(guò)mpu運(yùn)算速度的4倍以上。正是基于dsp的這些優(yōu)勢(shì)，在新推出的高性能通用微處理器（如pentium、powerpc604e等）片內(nèi)已經(jīng)融入了dsp的功能，而以這種通用微處理器構(gòu)成的計(jì)算機(jī)在網(wǎng)絡(luò)通信、語(yǔ)音圖像處理、實(shí)時(shí)數(shù)據(jù)分析等方面的效率大大提高。

在國(guó)外，擁有DSP技術(shù)的公司分別是 MdotM，Criteo，Vizury 和SocioMatic。在國(guó)內(nèi)，隨著互聯(lián)網(wǎng)廣告行業(yè)的發(fā)展和成熟，也有一批擁有自己自主研發(fā)DSP平臺(tái)的優(yōu)秀廣告公司。Avazu艾維邑動(dòng)，Mediav，Codrim和Taobao Tanx等。從曝光率排名來(lái)看， Criteo每個(gè)月可以達(dá)到200多億的展示曝光率、Vizury每個(gè)月30億的展示曝光率、Avazu每個(gè)月在超過(guò)40個(gè)國(guó)家能達(dá)到300億的展示曝光率、Codrim月展示曝光次數(shù)增長(zhǎng)高達(dá)150%。

5，馮諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)之間的區(qū)別

馮諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)區(qū)別為：存儲(chǔ)器結(jié)構(gòu)不同、總線不同、執(zhí)行效率不同。一、存儲(chǔ)器結(jié)構(gòu)不同1、馮諾依曼結(jié)構(gòu)：馮諾依曼結(jié)構(gòu)是一種將程序指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器合并在一起的存儲(chǔ)器結(jié)構(gòu)。2、哈佛結(jié)構(gòu)：哈佛結(jié)構(gòu)使用兩個(gè)獨(dú)立的存儲(chǔ)器模塊，分別存儲(chǔ)指令和數(shù)據(jù)，每個(gè)存儲(chǔ)模塊都不允許指令和數(shù)據(jù)并存。二、總線不同1、馮諾依曼結(jié)構(gòu)：馮諾依曼結(jié)構(gòu)沒(méi)有總線，CPU與存儲(chǔ)器直接關(guān)聯(lián)。2、哈佛結(jié)構(gòu)：哈佛結(jié)構(gòu)使用獨(dú)立的兩條總線，分別作為CPU與每個(gè)存儲(chǔ)器之間的專用通信路徑，而這兩條總線之間毫無(wú)關(guān)聯(lián)。三、執(zhí)行效率不同1、馮諾依曼結(jié)構(gòu)：馮諾依曼結(jié)構(gòu)其程序指令和數(shù)據(jù)指令執(zhí)行時(shí)不可以預(yù)先讀取下一條指令，需要依次讀取，執(zhí)行效率較低。2、哈佛結(jié)構(gòu)：哈佛結(jié)構(gòu)其程序指令和數(shù)據(jù)指令執(zhí)行時(shí)可以預(yù)先讀取下一條指令，具有較高的執(zhí)行效率。

朱老師物聯(lián)網(wǎng)大講堂QQ群：397164505，進(jìn)群請(qǐng)?zhí)顚懓偌姨?hào)，更多優(yōu)質(zhì)課程上zhulaoshi.taobao.com，看更多課程請(qǐng)關(guān)注我，會(huì)持續(xù)更新嵌入式等物聯(lián)網(wǎng)相關(guān)課程。本視頻是「每日精選」嵌入式029.馮諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)

哈佛結(jié)構(gòu)是一種將程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)的存儲(chǔ)器結(jié)構(gòu)。中央處理器首先到程序指令存儲(chǔ)器中讀取程序指令內(nèi)容，解碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲(chǔ)器中讀取數(shù)據(jù)，并進(jìn)行下一步的操作（通常是執(zhí)行）。程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)，可以使指令和數(shù)據(jù)有不同的數(shù)據(jù)寬度，如microchip公司的pic16芯片的程序指令是14位寬度，而數(shù)據(jù)是8位寬度。哈佛結(jié)構(gòu)的微處理器通常具有較高的執(zhí)行效率。其程序指令和數(shù)據(jù)指令分開(kāi)組織和存儲(chǔ)的，執(zhí)行時(shí)可以預(yù)先讀取下一條指令。目前使用哈佛結(jié)構(gòu)的中央處理器和微控制器有很多，除了上面提到的microchip公司的pic系列芯片，還有摩托羅拉公司的mc68系列、zilog公司的z8系列、atmel公司的avr系列和安謀公司的arm9、arm10和arm11，51單片機(jī)也屬于哈佛結(jié)構(gòu) 馮?諾伊曼結(jié)構(gòu)也稱普林斯頓結(jié)構(gòu)，是一種將程序指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器合并在一起的存儲(chǔ)器結(jié)構(gòu)。程序指令存儲(chǔ)地址和數(shù)據(jù)存儲(chǔ)地址指向同一個(gè)存儲(chǔ)器的不同物理位置，因此程序指令和數(shù)據(jù)的寬度相同，如英特爾公司的8086中央處理器的程序指令和數(shù)據(jù)都是16位寬。目前使用馮?諾伊曼結(jié)構(gòu)的中央處理器和微控制器有很多。除了上面提到的英特爾公司的8086，英特爾公司的其他中央處理器、安謀公司的arm7、mips公司的mips處理器也采用了馮?諾伊曼結(jié)構(gòu)。在dsp算法中，最大量的工作之一是與存儲(chǔ)器交換信息，這其中包括作為輸入信號(hào)的采樣數(shù)據(jù)、濾波器系數(shù)和程序指令。例如，如果將保存在存儲(chǔ)器中的2個(gè)數(shù)相乘，就需要從存儲(chǔ)器中取3個(gè)二進(jìn)制數(shù)，即2個(gè)要乘的數(shù)和1個(gè)描述如何去做的程序指令。圖〔a)顯示了一個(gè)傳統(tǒng)的微處理器是如何做這項(xiàng)工作的。這被稱為馮?諾依曼結(jié)構(gòu)，是以一位數(shù)學(xué)家的名字命名的。馮?諾依曼結(jié)構(gòu)中，只有一個(gè)存儲(chǔ)器，通過(guò)一條總線來(lái)傳送數(shù)據(jù)。乘兩個(gè)數(shù)至少需要3個(gè)指令周期，即通過(guò)總線將這3個(gè)數(shù)從存儲(chǔ)器中送到cpu。所以這種結(jié)構(gòu)在面對(duì)高速、實(shí)時(shí)處理時(shí)，不可避免地造成總線擁擠。為此，哈佛大學(xué)提出了與馮?諾依曼結(jié)構(gòu)完全不同的另一種計(jì)算機(jī)結(jié)構(gòu)，人們習(xí)慣稱之為哈佛結(jié)構(gòu)，如圖(b)所示。它根據(jù)數(shù)據(jù)和數(shù)據(jù)指令將存儲(chǔ)器和總線分開(kāi)。因此，總線操作是獨(dú)立的，能同時(shí)取指令和數(shù)據(jù)，提高了速度。目前dsp內(nèi)部一般采用的是哈佛結(jié)構(gòu)，它在片內(nèi)至少有4套總線：程序的數(shù)據(jù)總線，程序的地址總線，數(shù)據(jù)的數(shù)據(jù)總線和數(shù)據(jù)的地址總線。這種分離的程序總線和數(shù)據(jù)總線，可允許同時(shí)獲取指令字(來(lái)自程序存儲(chǔ)器)和操作數(shù)(來(lái)自數(shù)據(jù)存儲(chǔ)器)，而互不干擾。這意味著在一個(gè)機(jī)器周期內(nèi)可以同時(shí)準(zhǔn)備好指令和操作數(shù)。有的dsp芯片內(nèi)部還包含有其他總線，如dma總線等，可實(shí)現(xiàn)單周期內(nèi)完成更多的工作。這種多總線結(jié)構(gòu)就好像在dsp內(nèi)部架起了四通八達(dá)的高速公路，保障運(yùn)算單元及時(shí)地取到需要的數(shù)據(jù)，提高運(yùn)算速度。因此，對(duì)dsp來(lái)說(shuō)，內(nèi)部總線是個(gè)資源，總線越多，可以完成的功能就越復(fù)雜。超級(jí)哈佛結(jié)構(gòu)(super harvard architecture，縮寫為sharc)如圖(c)所示，它在哈佛結(jié)構(gòu)上增加了指令cache(緩存)和專用的i/o控制器。

6，哈佛結(jié)構(gòu)是不是比馮諾依曼結(jié)構(gòu)要好

哈佛結(jié)構(gòu)和馮諾依曼結(jié)構(gòu)各有好處，相對(duì)于馮諾依曼結(jié)構(gòu)，哈佛結(jié)構(gòu)更可靠，更加適合于那些程序固化、任務(wù)相對(duì)簡(jiǎn)單的控制系統(tǒng)，哈佛結(jié)構(gòu)的微處理器也相對(duì)更高效。不過(guò)在通用計(jì)算機(jī)系統(tǒng)中，應(yīng)用軟件的多樣性使得計(jì)算機(jī)要不斷地變化所執(zhí)行的代碼的內(nèi)容，并且頻繁地對(duì)數(shù)據(jù)與代碼占有的存儲(chǔ)器進(jìn)行重新分配，這種情況下，馮諾依曼結(jié)構(gòu)占有絕對(duì)優(yōu)勢(shì)，因?yàn)榻y(tǒng)一編址可以最大限度地利用資源。而哈佛結(jié)構(gòu)的計(jì)算機(jī)若應(yīng)用于這種情形下則會(huì)對(duì)存儲(chǔ)器資源產(chǎn)生理論上最大可達(dá)50%的浪費(fèi)，這顯然是不合理的。

各有優(yōu)勢(shì)，哈佛結(jié)構(gòu)更先進(jìn)

哈佛結(jié)構(gòu)和馮諾依曼結(jié)構(gòu)各有好處，相對(duì)于馮·諾依曼結(jié)構(gòu)，哈佛結(jié)構(gòu)更可靠，更加適合于那些程序固化、任務(wù)相對(duì)簡(jiǎn)單的控制系統(tǒng)，哈佛結(jié)構(gòu)的微處理器也相對(duì)更高效。不過(guò)在通用計(jì)算機(jī)系統(tǒng)中，應(yīng)用軟件的多樣性使得計(jì)算機(jī)要不斷地變化所執(zhí)行的代碼的內(nèi)容，并且頻繁地對(duì)數(shù)據(jù)與代碼占有的存儲(chǔ)器進(jìn)行重新分配，這種情況下，馮·諾依曼結(jié)構(gòu)占有絕對(duì)優(yōu)勢(shì)，因?yàn)榻y(tǒng)一編址可以最大限度地利用資源，而哈佛結(jié)構(gòu)的計(jì)算機(jī)若應(yīng)用于這種情形下則會(huì)對(duì)存儲(chǔ)器資源產(chǎn)生理論上最大可達(dá)50%的浪費(fèi)，這顯然是不合理的。哈佛結(jié)構(gòu)是一種將程序指令儲(chǔ)存和數(shù)據(jù)儲(chǔ)存分開(kāi)的存儲(chǔ)器結(jié)構(gòu)。中央處理器首先到程序指令儲(chǔ)存器中讀取程序指令內(nèi)容，解碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)儲(chǔ)存器中讀取數(shù)據(jù)，并進(jìn)行下一步的操作（通常是執(zhí)行）。程序指令儲(chǔ)存和數(shù)據(jù)儲(chǔ)存分開(kāi)，數(shù)據(jù)和指令的儲(chǔ)存可以同時(shí)進(jìn)行，可以使指令和數(shù)據(jù)有不同的數(shù)據(jù)寬度，如Microchip公司的PIC16芯片的程序指令是14位寬度，而數(shù)據(jù)是8位寬度。哈佛結(jié)構(gòu)的微處理器通常具有較高的執(zhí)行效率。其程序指令和數(shù)據(jù)指令分開(kāi)組織和儲(chǔ)存的，執(zhí)行時(shí)可以預(yù)先讀取下一條指令。馮諾依曼結(jié)構(gòu)也稱普林斯頓結(jié)構(gòu)，是一種將程序指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器合并在一起的電腦設(shè)計(jì)概念結(jié)構(gòu)。本詞描述的是一種實(shí)作通用圖靈機(jī)的計(jì)算裝置，以及一種相對(duì)于平行計(jì)算的序列式結(jié)構(gòu)參考模型（referential model）。馮諾依曼結(jié)構(gòu)隱約指導(dǎo)了將儲(chǔ)存裝置與中央處理器分開(kāi)的概念，因此依本結(jié)構(gòu)設(shè)計(jì)出的計(jì)算機(jī)又稱儲(chǔ)存程式型電腦。與馮.諾曼結(jié)構(gòu)處理器比較，哈佛結(jié)構(gòu)處理器有兩個(gè)明顯的特點(diǎn)：1、使用兩個(gè)獨(dú)立的存儲(chǔ)器模塊，分別存儲(chǔ)指令和數(shù)據(jù)，每個(gè)存儲(chǔ)模塊都不允許指令和數(shù)據(jù)并存；2、使用獨(dú)立的兩條總線，分別作為CPU與每個(gè)存儲(chǔ)器之間的專用通信路徑，而這兩條總線之間毫無(wú)關(guān)聯(lián)。

哈佛結(jié)構(gòu)是一種將程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)的存儲(chǔ)器結(jié)構(gòu)。中央處理器首先到程序指令存儲(chǔ)器中讀取程序指令內(nèi)容，解碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲(chǔ)器中讀取數(shù)據(jù)，并進(jìn)行下一步的操作（通常是執(zhí)行）。程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)，可以使指令和數(shù)據(jù)有不同的數(shù)據(jù)寬度，如microchip公司的pic16芯片的程序指令是14位寬度，而數(shù)據(jù)是8位寬度。哈佛結(jié)構(gòu)的微處理器通常具有較高的執(zhí)行效率。其程序指令和數(shù)據(jù)指令分開(kāi)組織和存儲(chǔ)的，執(zhí)行時(shí)可以預(yù)先讀取下一條指令。目前使用哈佛結(jié)構(gòu)的中央處理器和微控制器有很多，除了上面提到的microchip公司的pic系列芯片，還有摩托羅拉公司的mc68系列、zilog公司的z8系列、atmel公司的avr系列和安謀公司的arm9、arm10和arm11，51單片機(jī)也屬于哈佛結(jié)構(gòu) 馮?諾伊曼結(jié)構(gòu)也稱普林斯頓結(jié)構(gòu)，是一種將程序指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器合并在一起的存儲(chǔ)器結(jié)構(gòu)。程序指令存儲(chǔ)地址和數(shù)據(jù)存儲(chǔ)地址指向同一個(gè)存儲(chǔ)器的不同物理位置，因此程序指令和數(shù)據(jù)的寬度相同，如英特爾公司的8086中央處理器的程序指令和數(shù)據(jù)都是16位寬。目前使用馮?諾伊曼結(jié)構(gòu)的中央處理器和微控制器有很多。除了上面提到的英特爾公司的8086，英特爾公司的其他中央處理器、安謀公司的arm7、mips公司的mips處理器也采用了馮?諾伊曼結(jié)構(gòu)。在dsp算法中，最大量的工作之一是與存儲(chǔ)器交換信息，這其中包括作為輸入信號(hào)的采樣數(shù)據(jù)、濾波器系數(shù)和程序指令。例如，如果將保存在存儲(chǔ)器中的2個(gè)數(shù)相乘，就需要從存儲(chǔ)器中取3個(gè)二進(jìn)制數(shù)，即2個(gè)要乘的數(shù)和1個(gè)描述如何去做的程序指令。圖〔a)顯示了一個(gè)傳統(tǒng)的微處理器是如何做這項(xiàng)工作的。這被稱為馮?諾依曼結(jié)構(gòu)，是以一位數(shù)學(xué)家的名字命名的。馮?諾依曼結(jié)構(gòu)中，只有一個(gè)存儲(chǔ)器，通過(guò)一條總線來(lái)傳送數(shù)據(jù)。乘兩個(gè)數(shù)至少需要3個(gè)指令周期，即通過(guò)總線將這3個(gè)數(shù)從存儲(chǔ)器中送到cpu。所以這種結(jié)構(gòu)在面對(duì)高速、實(shí)時(shí)處理時(shí)，不可避免地造成總線擁擠。為此，哈佛大學(xué)提出了與馮?諾依曼結(jié)構(gòu)完全不同的另一種計(jì)算機(jī)結(jié)構(gòu)，人們習(xí)慣稱之為哈佛結(jié)構(gòu)，如圖(b)所示。它根據(jù)數(shù)據(jù)和數(shù)據(jù)指令將存儲(chǔ)器和總線分開(kāi)。因此，總線操作是獨(dú)立的，能同時(shí)取指令和數(shù)據(jù)，提高了速度。目前dsp內(nèi)部一般采用的是哈佛結(jié)構(gòu)，它在片內(nèi)至少有4套總線：程序的數(shù)據(jù)總線，程序的地址總線，數(shù)據(jù)的數(shù)據(jù)總線和數(shù)據(jù)的地址總線。這種分離的程序總線和數(shù)據(jù)總線，可允許同時(shí)獲取指令字(來(lái)自程序存儲(chǔ)器)和操作數(shù)(來(lái)自數(shù)據(jù)存儲(chǔ)器)，而互不干擾。這意味著在一個(gè)機(jī)器周期內(nèi)可以同時(shí)準(zhǔn)備好指令和操作數(shù)。有的dsp芯片內(nèi)部還包含有其他總線，如dma總線等，可實(shí)現(xiàn)單周期內(nèi)完成更多的工作。這種多總線結(jié)構(gòu)就好像在dsp內(nèi)部架起了四通八達(dá)的高速公路，保障運(yùn)算單元及時(shí)地取到需要的數(shù)據(jù)，提高運(yùn)算速度。因此，對(duì)dsp來(lái)說(shuō)，內(nèi)部總線是個(gè)資源，總線越多，可以完成的功能就越復(fù)雜。超級(jí)哈佛結(jié)構(gòu)(super harvard architecture，縮寫為sharc)如圖(c)所示，它在哈佛結(jié)構(gòu)上增加了指令cache(緩存)和專用的i/o控制器。

一馮·諾依曼理論的要點(diǎn)是：數(shù)字計(jì)算機(jī)的數(shù)制采用二進(jìn)制；計(jì)算機(jī)應(yīng)該按照程序順序執(zhí)行。人們把馮諾依曼的這個(gè)理論稱為馮諾依曼體系結(jié)構(gòu)。從ENIAC到當(dāng)前最先進(jìn)的計(jì)算機(jī)都采用的是馮諾依曼體系結(jié)構(gòu)。所以馮諾依曼是當(dāng)之無(wú)愧的數(shù)字計(jì)算機(jī)之父。根據(jù)馮諾依曼體系結(jié)構(gòu)構(gòu)成的計(jì)算機(jī)，必須具有如下功能：把需要的程序和數(shù)據(jù)送至計(jì)算機(jī)中；必須具有長(zhǎng)期記憶程序、數(shù)據(jù)、中間結(jié)果及最終運(yùn)算結(jié)果的能力；能夠完成各種算術(shù)、邏輯運(yùn)算和數(shù)據(jù)傳送等數(shù)據(jù)加工處理的能力；能夠根據(jù)需要控制程序走向，并能根據(jù)指令控制機(jī)器的各部件協(xié)調(diào)操作；能夠按照要求將處理結(jié)果輸出給用戶。二哈佛結(jié)構(gòu)是為了高速數(shù)據(jù)處理而采用的，因?yàn)榭梢酝瑫r(shí)讀取指令和數(shù)據(jù)（分開(kāi)存儲(chǔ)的）。大大提高了數(shù)據(jù)吞吐率，缺點(diǎn)是結(jié)構(gòu)復(fù)雜。通用微機(jī)指令和數(shù)據(jù)是混合存儲(chǔ)的，結(jié)構(gòu)上簡(jiǎn)單，成本低。假設(shè)是哈佛結(jié)構(gòu)：你就得在電腦安裝兩塊硬盤，一塊裝程序，一塊裝數(shù)據(jù)，內(nèi)存裝兩根，一根儲(chǔ)存指令，一根存儲(chǔ)數(shù)據(jù)?? 是什么結(jié)構(gòu)要看總線結(jié)構(gòu)的。51單片機(jī)雖然數(shù)據(jù)指令存儲(chǔ)區(qū)是分開(kāi)的，但總線是分時(shí)復(fù)用得，所以頂多算改進(jìn)型的哈佛結(jié)構(gòu)。ARM9雖然是哈佛結(jié)構(gòu)，但是之前的版本也還是馮·諾依曼結(jié)構(gòu)。早期的X86能迅速占有市場(chǎng)，一條很重要的原因，正是靠了馮·諾依曼這種實(shí)現(xiàn)簡(jiǎn)單，成本低的總線結(jié)構(gòu)?，F(xiàn)在的處理器雖然外部總線上看是諾依曼結(jié)構(gòu)的，但是由于內(nèi)部CACHE的存在，因此實(shí)際上內(nèi)部來(lái)看已經(jīng)算是改進(jìn)型哈佛結(jié)構(gòu)的了。至于優(yōu)缺點(diǎn)，哈佛結(jié)構(gòu)就是復(fù)雜，對(duì)外圍設(shè)備的連接與處理要求高，十分不適合外圍存儲(chǔ)器的擴(kuò)展。所以早期通用CPU難以采用這種結(jié)構(gòu)。而單片機(jī)，由于內(nèi)部集成了所需的存儲(chǔ)器，所以采用哈佛結(jié)構(gòu)也未嘗不可?，F(xiàn)在的處理器，依托CACHE的存在，已經(jīng)很好的將二者統(tǒng)一起來(lái)了。我個(gè)人覺(jué)得蘿卜青菜各有所愛(ài)，至少未來(lái)一段時(shí)間內(nèi)這二者共存的可能性更大，各有優(yōu)缺點(diǎn)，所以非要比個(gè)好壞的話.....不太好說(shuō)吧