eda設(shè)計(jì)軟件，目前主流的EDA設(shè)計(jì)工具是

來源：整理時(shí)間：2023-08-20 19:41:25 編輯：智能門戶手機(jī)版

本文目錄一覽

1，目前主流的EDA設(shè)計(jì)工具是
2，什么是EDA 軟件啊它是做什么用的啊主要用在哪些方面
3，prote是什么意思
4，什么是eda技術(shù)啊
5，ewbprotel和pspice在使用上有什么區(qū)別
6，quartus II 是做什么用的啊請具體一些

1，目前主流的EDA設(shè)計(jì)工具是

http://zhidao.baidu.com/question/107949906.html?oldq=1

我是來看評論的

目前主流的EDA設(shè)計(jì)工具是

2，什么是EDA 軟件啊它是做什么用的啊主要用在哪些方面

EDA電子設(shè)計(jì)自動化 EDA是電子設(shè)計(jì)自動化(Electronic Design Automation)的縮寫,在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助制造(CAM)、計(jì)算機(jī)輔助測試(CAT)和計(jì)算機(jī)輔助工程(CAE)的概念發(fā)展而來 EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺上，用硬件描述語言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。 www.eda.ac.cn EDA中心 www.edacn.net EDA中國門戶網(wǎng)站中國EDA技術(shù)網(wǎng) www.51eda.com EDA愛好者 www.edafans.com www.edateach.com EDA教學(xué)與研究

什么是EDA 軟件啊它是做什么用的啊主要用在哪些方面

3，prote是什么意思

PROTE是一種EDA（Electronic Design Automation，電子設(shè)計(jì)自動化）設(shè)計(jì)軟件，主要用于電路的設(shè)計(jì)，仿真及印刷電路板（PCB）的制作。它（最新版的PRotel dxp）還提供超高速集成電路硬件描述語言的設(shè)計(jì)工具（VHDL），幾乎具備了當(dāng)今所有先進(jìn)的電路輔助設(shè)計(jì)軟件的優(yōu)點(diǎn)。補(bǔ)充：Prote是目前EDA行業(yè)中使用最方便,操作最快捷,人性化界面最好的輔助工具。在中國用得最多的EDA工具,電子專業(yè)的大學(xué)生在大學(xué)基本上都學(xué)過protel 99se,所以學(xué)習(xí)資源也最廣,公司在招聘新人的時(shí)候用Protel新人會很快上手。

prote,沒這個(gè)單詞啊。你確定你寫的對的？可否給個(gè)上下文？感覺還是不怎么對的感覺。硬要翻譯下來，就是：你是我值得保護(hù)一生的人。（情書吧）

prote是什么意思

4，什么是eda技術(shù)啊

EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計(jì)算機(jī)軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動設(shè)計(jì)。利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過程的計(jì)算機(jī)上自動處理完成。現(xiàn)在對EDA的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有EDA的應(yīng)用。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機(jī)制造過程中，從設(shè)計(jì)、性能測試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。本文所指的EDA技術(shù)，主要針對電子電路設(shè)計(jì)、PCB設(shè)計(jì)和IC設(shè)計(jì)。 EDA設(shè)計(jì)可分為系統(tǒng)級、電路級和物理實(shí)現(xiàn)級。 2 EDA常用軟件 EDA工具層出不窮，目前進(jìn)入我國并具有廣泛影響的EDA軟件有：multiSIM7（原EWB的最新版本）、PSPICE、OrCAD、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIIogic、Cadence、MicroSim等等。這些工具都有較強(qiáng)的功能，一般可用于幾個(gè)方面，例如很多軟件都可以進(jìn)行電路設(shè)計(jì)與仿真，同進(jìn)還可以進(jìn)行PCB自動布局布線，可輸出多種網(wǎng)表文件與第三方軟件接口。

5，ewbprotel和pspice在使用上有什么區(qū)別

EWB已經(jīng)落伍了，現(xiàn)在的是Multisim了。 Multisim是加拿大圖像交互技術(shù)公司（Interactive Image Technoligics簡稱IIT公司)推出的以Windows為基礎(chǔ)的仿真工具，適用于板級的模擬/數(shù)字電路板的設(shè)計(jì)工作。它包含了電路原理圖的圖形輸入、電路硬件描述語言輸入方式，具有豐富的仿真分析能力。工程師們可以使用Multisim交互式地搭建電路原理圖，并對電路行為進(jìn)行仿真。Multisim提煉了SPICE仿真的復(fù)雜內(nèi)容，這樣工程師無需懂得深入的SPICE技術(shù)就可以很快地進(jìn)行捕獲、仿真和分析新的設(shè)計(jì)，這也使其更適合電子學(xué)教育。通過Multisim和虛擬儀器技術(shù)，PCB設(shè)計(jì)工程師和電子學(xué)教育工作者可以完成從理論到原理圖捕獲與仿真再到原型設(shè)計(jì)和測試這樣一個(gè)完整的綜合設(shè)計(jì)流程。 Multisim發(fā)展簡介：加拿大EWB （Electrical Workbench） EWB4.0 EWB5.0 EWB6.0 Multisim2001 Multisim 7 Multisim 8 Multisim 9 Multisim 10 目前在各高校教學(xué)中普遍使用Multisim2001，網(wǎng)上最為普遍的是Multisim 9，NI于2007年08月26日發(fā)行NI系列電子電路設(shè)計(jì)軟件，NI Multisim v 10作為其中一個(gè)組成部分包含于其中。 PSPICE軟件簡介 SPICE (Simulation Program with Integrated Circuit Emphasis) 是70年代初產(chǎn)生于美國加州大學(xué)伯克利分校的模擬電路仿真軟件。SPICE經(jīng)過不斷改進(jìn)和完善，已經(jīng)成為事實(shí)上的電路分析模擬的標(biāo)準(zhǔn)方法。PSPICE 是當(dāng)今眾多基于SPICE的電路模擬軟件中的一種，用于在PC機(jī)上進(jìn)行電子電路設(shè)計(jì)和仿真的集成軟件，最初由美國MicroSim公司研制，現(xiàn)在已經(jīng)并入美國OrCad 公司電路設(shè)計(jì)與模擬系列軟件的一部分。OrCad PSPICE 9.1學(xué)生版本運(yùn)行在MS Windows95/98/NT操作系統(tǒng)下，以圖形交互方式完成原理圖輸入和各項(xiàng)分析模擬功能的設(shè)置，能對模擬和數(shù)字混合電路進(jìn)行仿真，并帶有數(shù)據(jù)后處理，元件模型編輯，激勵(lì)函數(shù)編輯等軟件工具。 Protel DXP 是Protel桌面EDA（電子設(shè)計(jì)自動化）系統(tǒng)的新一代軟件，功能強(qiáng)大，兼容性好，且性價(jià)比高。融合了當(dāng)今EDA最先進(jìn)的設(shè)計(jì)成果，能處理各種復(fù)雜的PCB設(shè)計(jì)過程，實(shí)現(xiàn)PCB和FPGA設(shè)計(jì)的多維設(shè)計(jì)輸入、兼容Spice的仿真技術(shù)、VHDL仿真與綜合、信號完整性分析、拓?fù)溥壿嬜詣硬季€和CAM處理與驗(yàn)證等功能。 Protel DXP 倡導(dǎo)了一種全新的設(shè)計(jì)理念，打破了EDA設(shè)計(jì)工具的傳統(tǒng)模式。開創(chuàng)以項(xiàng)目為中心的設(shè)計(jì)環(huán)境，包括強(qiáng)大的導(dǎo)航功能、源代碼控制和對象管理、設(shè)計(jì)變量和多通道設(shè)計(jì)等高級設(shè)計(jì)方法。 Protel DXP 不僅能完成基于PCB和FPGA的設(shè)計(jì)輸入、仿真和驗(yàn)證,還包括了PCB設(shè)計(jì)特性，如規(guī)則驅(qū)動的PCB設(shè)計(jì)、拓?fù)溥壿嬜詣硬季€技術(shù)和CAM文件編輯功能。它們具有相同的文件和項(xiàng)目格式，無需在兩個(gè)設(shè)計(jì)環(huán)境中進(jìn)行文件轉(zhuǎn)換或者元件庫的手工重建工作。 Protel DXP 是當(dāng)今EDA最新發(fā)展中專門基于Windows XP和Windows 2000 Pro平臺的板級設(shè)計(jì)系統(tǒng)，能為用戶提供全線的板級設(shè)計(jì)手段。她將所有板級設(shè)計(jì)工具集于一身，使設(shè)計(jì)者能夠按照自己的設(shè)計(jì)方式實(shí)現(xiàn)從最初的項(xiàng)目規(guī)劃到最終形成生產(chǎn)數(shù)據(jù)的全部過程。

6，quartus II 是做什么用的啊請具體一些

Quartus? II design 是最高級和復(fù)雜的，用于system-on-a-programmable-chip (SOPC)的設(shè)計(jì)環(huán)境。 QuartusII design 提供完善的 timing closure 和 LogicLock? 基于塊的設(shè)計(jì)流程。QuartusII design是唯一一個(gè)包括以timing closure 和基于塊的設(shè)計(jì)流為基本特征的programmable logic device (PLD)的軟件。 Quartus II 設(shè)計(jì)軟件改進(jìn)了性能、提升了功能性、解決了潛在的設(shè)計(jì)延遲等，在工業(yè)領(lǐng)域率先提供FPGA與mask-programmed devices開發(fā)的統(tǒng)一工作流程。 Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。 Altera Quartus II （3.0和更高版本）設(shè)計(jì)軟件是業(yè)界唯一提供FPGA和固定功能HardCopy器件統(tǒng)一設(shè)計(jì)流程的設(shè)計(jì)工具。工程師使用同樣的低價(jià)位工具對Stratix FPGA進(jìn)行功能驗(yàn)證和原型設(shè)計(jì)，又可以設(shè)計(jì)HardCopy Stratix器件用于批量成品。系統(tǒng)設(shè)計(jì)者現(xiàn)在能夠用Quartus II軟件評估HardCopy Stratix器件的性能和功耗，相應(yīng)地進(jìn)行最大吞吐量設(shè)計(jì)。 Altera的Quartus II可編程邏輯軟件屬于第四代PLD開發(fā)平臺。該平臺支持一個(gè)工作組環(huán)境下的設(shè)計(jì)要求，其中包括支持基于Internet的協(xié)作設(shè)計(jì)。Quartus平臺與Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供應(yīng)商的開發(fā)工具相兼容。改進(jìn)了軟件的LogicLock模塊設(shè)計(jì)功能，增添了FastFit編譯選項(xiàng)，推進(jìn)了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。支持MAX7000/MAX3000等乘積項(xiàng)器件 2.0版Quartus II設(shè)計(jì)軟件現(xiàn)在除了支持Altera的APEX 20KE，APEX 20KC， APEX II，ARM的Excalibur嵌入處理器方案，Mercury，F(xiàn)LEX10KE和ACEX1K之外，還支持MAX3000A，MAX7000系列乘積項(xiàng)器件。MAX3000A和MAX7000設(shè)計(jì)者現(xiàn)在可以使用QuartusII設(shè)計(jì)軟件中才有的所有強(qiáng)大的功能。軟件體積縮小，運(yùn)行速度加快 QuartusII2.0安裝軟件為290M,完全安裝為700M,如果定制安裝，不選擇Excalibur嵌入處理器，則安裝所需空間為460M,比QuartusII1.1版本減少一半以上的空間要求，卻能支持ALTERA全部芯片的開發(fā)。同時(shí)軟件的裝載，編譯，仿真速度比1.1版本大大加快。 LogicLock設(shè)計(jì)流程把性能提升15% QuartusII2.0 設(shè)計(jì)軟件通過增強(qiáng)層次LogicLock模塊級設(shè)計(jì)方式，將性能平均改善15%。 LogicLock設(shè)計(jì)流程把整個(gè)模塊的放置交由設(shè)計(jì)者控制，如果必要的話，可以采用輔助平面布置。LogicLock設(shè)計(jì)流程運(yùn)行設(shè)計(jì)者單獨(dú)地優(yōu)化和鎖定每個(gè)模塊的性能，在大型SOPC設(shè)計(jì)的構(gòu)建過程中也保持整個(gè)系統(tǒng)的性能。2.0版Quartus II設(shè)計(jì)軟件把新的LogicLock設(shè)計(jì)流程算法集成到未來的Altera器件中，該算法充分利用了模塊級設(shè)計(jì)的優(yōu)勢。采用快速適配選項(xiàng)縮短編譯時(shí)間 QuartusII2.0增加了一個(gè)新的快速適配編譯選項(xiàng)，選擇中這個(gè)選項(xiàng)，將會比缺省設(shè)置要縮短50%的編譯時(shí)間?？焖龠m配功能保留了最佳性能的設(shè)置，加快了編譯過程。這樣布局適配算法反復(fù)的次數(shù)更少，編譯速度更快，對設(shè)計(jì)性能的影響最小。新的功能減小了系統(tǒng)級驗(yàn)證 2.0版Quartus II設(shè)計(jì)軟件引入了新的功能，加快驗(yàn)證過程，這通常是SOPC設(shè)計(jì)流程中最漫長的階段。在最初的編譯時(shí)間中，新的 SignalProbe技術(shù)允許用戶在保留設(shè)計(jì)最初布線，時(shí)限和設(shè)計(jì)文件的同時(shí)把內(nèi)部節(jié)點(diǎn)引到未用的管腳進(jìn)行分析。SignalProbe技術(shù)完成了現(xiàn)有SignalTap嵌入邏輯分析的功能。而且，設(shè)計(jì)者能夠使用新版本中提供的HDL測試模板快速地開發(fā)HDL仿真矢量。 2.0版 Quartus II設(shè)計(jì)軟件也可以自動地從QuartusII仿真器波形文件中創(chuàng)建完整的HDL測試平臺。 2.0版Quartus II設(shè)計(jì)軟件也支持高速I/O設(shè)計(jì)，生成專用I/O緩沖信息規(guī)范（IBIS）模型導(dǎo)入到常用的EDA信號集成工具中。IBIS模型根據(jù)設(shè)計(jì)中每個(gè)管腳的I/O標(biāo)準(zhǔn)設(shè)置來定制，簡化第三方工具的分析。