首頁(yè) > 廠商 > 問(wèn)答 > 高電平，高電平是什么詳細(xì)解釋一下謝謝

高電平，高電平是什么詳細(xì)解釋一下謝謝

來(lái)源：整理時(shí)間：2023-08-26 17:49:46 編輯：智能門戶手機(jī)版

本文目錄一覽

1，高電平是什么詳細(xì)解釋一下謝謝
2，高電平是什么
3，何為高電平
4，什么是高電平
5，怎樣理解電路中的高電平和低電平
6，高電平是什么意思

1，高電平是什么詳細(xì)解釋一下謝謝

就像兩端電壓，電勢(shì)高的就是高電平

高電平是什么詳細(xì)解釋一下謝謝

2，高電平是什么

一般是相對(duì)來(lái)說(shuō)的，比如兩個(gè)電壓，一個(gè)是1V，另一個(gè)是5V，那5V就是高電平。（一般是數(shù)字開(kāi)關(guān)電路中比較多見(jiàn)）

高電平是什么

3，何為高電平

就是與低電平相對(duì)的高電壓，是電工程上的一種說(shuō)法。數(shù)字邏輯電路中的說(shuō)法，在邏輯電路中，低電平表示0，高電平表示1。一般規(guī)定低電平為0~0.25V，高電平為3.5~5V。也有其他的可能，如在移動(dòng)設(shè)備中電池的電壓會(huì)隨使用時(shí)間的的推移而降低，如果規(guī)定高電平最低為3.5V的話可能設(shè)備的使用時(shí)間會(huì)大大降低，此時(shí)規(guī)定的高電平電壓會(huì)低一點(diǎn)，最低會(huì)有1.7V左右。

高電平就是和系統(tǒng)工作電壓值相同電壓低電平就是地、0電壓或者近0電壓

何為高電平

4，什么是高電平

高電平：就是與低電平相對(duì)的高電壓，是電工程上的一種說(shuō)法?！　∪缭跀?shù)字邏輯電路中，低電平表示0，高電平表示1。TTL電路中一般規(guī)定低電平為0~0.25V，高電平為3.5~5V。　　對(duì)于現(xiàn)代計(jì)算機(jī)的CPU、內(nèi)存、各類總線等電路中，大規(guī)模MOS集成電路組成的電路以及在移動(dòng)設(shè)備中，規(guī)定高電平大大降低，此時(shí)規(guī)定的高電平電壓比較低最低會(huì)有一點(diǎn)幾伏左右。

數(shù)字電路里在正邏輯的時(shí)候，規(guī)定1為邏輯高電平，0為邏輯低電平，比如說(shuō)，規(guī)定5v為高電平1v為低電平，那么高電平1就是就是5v了。低電平0就為1v了。

1、在數(shù)字電路中，高電平表示該引腳輸出電壓為高。2、TTL和CMOS對(duì)高低電平的規(guī)定是不一樣的，要注意。

5，怎樣理解電路中的高電平和低電平

電子電路中高電平是電壓高的狀態(tài),一般記為1電子電路中低電平是電壓低的狀態(tài),一般記為0高低電平的劃分對(duì)于TTL來(lái)說(shuō)高電平是:2.4V-5.0V 低電平是:0.0V-0.4V對(duì)于CMOS來(lái)說(shuō)高電平是:4.99-5.0v 低電平是:0.0-0.01v對(duì)于高低電平之間的電壓屬于不定電壓在這個(gè)電壓下會(huì)使器件工作不穩(wěn)定比如有時(shí)電腦開(kāi)機(jī)后有不正?，F(xiàn)象,但重新啟動(dòng)后又沒(méi)問(wèn)題了.就是因?yàn)閿?shù)字電路有時(shí)因?yàn)槠骷龅搅诉@個(gè)不定電壓而無(wú)法識(shí)別發(fā)生紊亂

高低電平是取決于電壓值大小而定的，比如100伏，在30伏以上屬于低電平，60伏以上是高電平

控制電路中有實(shí)際電壓輸出為高電平如1V或5V，無(wú)輸出則為低電平0V。

所謂的高低電平是相對(duì)而言的，也只是一個(gè)觸發(fā)電路的電壓值大小吧。

電壓高，是高電平；電壓低，就是低電平。比如：CPU開(kāi)關(guān)機(jī)控制端，輸出5V高電平開(kāi)機(jī)，輸出0V低電平關(guān)機(jī)。

電壓高，是高電平；電壓低，就是低電平。比如：cpu開(kāi)關(guān)機(jī)控制端，輸出5v高電平開(kāi)機(jī)，輸出0v低電平關(guān)機(jī)。

6，高電平是什么意思

邏輯電平的一些概念要了解邏輯電平的內(nèi)容，首先要知道以下幾個(gè)概念的含義： 1：輸入高電平（Vih）：保證邏輯門的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時(shí)，則認(rèn)為輸入電平為高電平。 2：輸入低電平（Vil）：保證邏輯門的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時(shí)，則認(rèn)為輸入電平為低電平。 3：輸出高電平（Voh）：保證邏輯門的輸出為高電平時(shí)的輸出電平的最小值，邏輯門的輸出為高電平時(shí)的電平值都必須大于此Voh。 4：輸出低電平（Vol）：保證邏輯門的輸出為低電平時(shí)的輸出電平的最大值，邏輯門的輸出為低電平時(shí)的電平值都必須小于此Vol。 5：閥值電平(Vt)：數(shù)字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)動(dòng)作時(shí)的電平。它是一個(gè)界于Vil、Vih之間的電壓值，對(duì)于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平> Vih，輸入低電平對(duì)于一般的邏輯電平，以上參數(shù)的關(guān)系如下： Voh > Vih > Vt > Vil > Vol。 6：Ioh：邏輯門輸出為高電平時(shí)的負(fù)載電流（為拉電流）。 7：Iol：邏輯門輸出為低電平時(shí)的負(fù)載電流（為灌電流）。 8：Iih：邏輯門輸入為高電平時(shí)的電流（為灌電流）。 9：Iil：邏輯門輸入為低電平時(shí)的電流（為拉電流）。門電路輸出極在集成單元內(nèi)不接負(fù)載電阻而直接引出作為輸出端，這種形式的門稱為開(kāi)路門。開(kāi)路的TTL、CMOS、ECL門分別稱為集電極開(kāi)路（OC）、漏極開(kāi)路（OD）、發(fā)射極開(kāi)路（OE），使用時(shí)應(yīng)審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。對(duì)于集電極開(kāi)路（OC）門，其上拉電阻阻值RL應(yīng)滿足下面條件：（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih）（2）：RL > （VCC－Vol）/（Iol＋m*Iil）其中n：線與的開(kāi)路門數(shù)；m：被驅(qū)動(dòng)的輸入端數(shù)。：常用的邏輯電平 ·邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。 ·其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。 ·5V TTL和5V CMOS邏輯電平是通用的邏輯電平。 ·3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為L(zhǎng)VTTL電平。 ·低電壓的邏輯電平還有2.5V和1.8V兩種。 ·ECL/PECL和LVDS是差分輸入輸出。 ·RS-422/485和RS-232是串口的接口標(biāo)準(zhǔn)，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。

絕對(duì)高電平及低電平在電子電路中，我們通常是以電路中的"地"(邏輯地或者實(shí)際地）的基礎(chǔ)0v為準(zhǔn)的，那么高于0v的就可以稱為高電平，低于0v的就可以稱為低電平。但是，由于電子元件或者是技術(shù)方面的原因，好像還不能把諸如0.0001v或者-0.0001v類的、稍稍高于或者低于0v電平的就統(tǒng)統(tǒng)劃分為高電平或者低電平，因?yàn)槟菢犹^(guò)于精確(絕對(duì)），在技術(shù)實(shí)施中要求太高，花費(fèi)的代價(jià)也太大，而且太苛刻和必要性不大。所以，通常對(duì)高電平及低電平的劃分就設(shè)定了一個(gè)門限值---+0.3--0.7v或者-0.3---0.7v，當(dāng)然這個(gè)門限值也與我們現(xiàn)在所用的半導(dǎo)體材料鍺、硅的導(dǎo)通電壓門限值有關(guān)了。這樣一來(lái)，既有了個(gè)基本的標(biāo)準(zhǔn)，又在技術(shù)上比較好解決了。在實(shí)際運(yùn)用中，許多電路也會(huì)設(shè)定一個(gè)標(biāo)準(zhǔn)來(lái)劃分一個(gè)界限的，如一臺(tái)儀器，制作者就可以以+5v為翻轉(zhuǎn)電壓值，并說(shuō)明以+5v為門限值----高于+5v的統(tǒng)統(tǒng)為高電平(執(zhí)行），低于+5v的統(tǒng)統(tǒng)為低電平(不執(zhí)行），這樣更好制作和理解。