首頁 > 廠商 > 問答 > lvpecl，電平標(biāo)準有哪些

lvpecl，電平標(biāo)準有哪些

來源：整理時間：2023-08-23 19:56:08 編輯：智能門戶手機版

本文目錄一覽

1，電平標(biāo)準有哪些
2，HCMOSSINETTLPECLLVPECLLVDSLVHCMOS每種輸出類型的
3，在LVPECL電路中經(jīng)?？吹絍BBVCC13V想知道怎么得出來的
4，什么叫差分晶體振蕩器
5，什么是偽差分輸入
6，這是什么圖標(biāo)在fpga開發(fā)原理圖上找到的

1，電平標(biāo)準有哪些

VIL=2V；VOL=1.7V；VIL=1.1V；VO

電平標(biāo)準有哪些

2，HCMOSSINETTLPECLLVPECLLVDSLVHCMOS每種輸出類型的

你列舉的是不同的電平標(biāo)準，因為硬件結(jié)構(gòu)不同，所以它們在表示高低電平時的電壓是不同的，所以不存在特殊波形。用途都是用于數(shù)字信號的傳輸。

你說呢...

HCMOSSINETTLPECLLVPECLLVDSLVHCMOS每種輸出類型的

3，在LVPECL電路中經(jīng)常看到VBBVCC13V想知道怎么得出來的

在LVPECL交流耦合中，接口上拉電阻R1=82歐，下拉R2=130歐，所以共模電壓VBB=Vcc*R2/(R1+R2)=3.3*130/(82+130) =2=3.3-1.3=Vcc-1.3.——僅供參考

在LVPECL電路中經(jīng)?？吹絍BBVCC13V想知道怎么得出來的

4，什么叫差分晶體振蕩器

這里差分指的是晶體振蕩器的輸出信號為差分信號（電平）。常見的差分信號輸出包括：LVDS，LVPECL等類型。

這里差分指的是晶體振蕩器的輸出信號為差分信號（電平），與是不是貼片并無關(guān)系，可以是也可以不是。常見的差分信號輸出包括：lvds，lvpecl等類型。

5，什么是偽差分輸入

兩者的主要區(qū)別：若輸入的信號線上疊加了頻率相同，幅值相同，相位相同的干擾信號（稱共模干擾），對于單端輸入而言，負端輸入已被強行拉到地，電位為0，而正端輸入則包含了干擾信號信號，差分輸入就包含干擾信號。而雙端輸入情況下，共模干擾并不影響兩個輸入端之差值，可以通過雙端輸入抵消，相當(dāng)于抑制了共模干擾。如何區(qū)分：將輸入信號的兩端分別接到差分放大器的正負輸入，就是雙端輸入，其差分輸入電壓為輸入兩根信號線的電壓差。如果將連接到負端的一根線同時接到放大器的地，那么就是單端輸入。詳情可以參考中國電子DIY之家有關(guān)資料

偽差分信號連接方式減小了噪聲，并允許在儀器放大器的共模電壓范圍內(nèi)與浮動信號連接.在偽差分模式下，信號與輸入的正端連接，信號的參考地與輸入的負端連接。偽差分輸入減小了信號源與設(shè)備的參考地電位(地環(huán)流)不同所造成的影響，這提高了測量的精度。偽差分輸入與差分輸入在減小地環(huán)流和噪聲方面是非常相似的，不同的方面在于，差分輸入模式下，負端輸入是隨時間變化的，而在偽差分模式下，負端輸入一定僅僅是一個參考。描述偽差分的另外一種方式就是，輸入僅僅在打破地的環(huán)流這個意義上是差分的，而參考信號(負端輸入)不是作為傳遞信號的，而僅僅是為信號(正端輸入)提供一個直流參考點。所謂偽差分，通俗的講：以等效電流的觀點來看，信號的"+"端和"-"端都有回流地，只是"+"端對地信號與"-"端對地信號名以上大小相等、相位差180度。偽差分信號的“地”是電流的回流路徑，不可缺少。我們知道，"真差分"信號電流是在“+”和“-”之間流動的，跟地不發(fā)生直接關(guān)系，也就是說，真差分信號的傳輸，“地”是可以浮動的，差分線跟“地”之間的阻抗可以是高阻。從“路”的觀點看，當(dāng)然也可以把真差分信號等效成為2個對地的單端信號，與偽差分信號不同的是，這2個對地的單端信號是嚴格的幅度相等，相差180度。偽差分信號具體實例如“l(fā)vpecl”，真差分信號如“l(fā)vds”，“cml”。真差分信號與偽差分信號從驅(qū)動器的晶體管級結(jié)構(gòu)去看更容易理解。就是真差分輸入，你也可以這么給他一個偽差分驅(qū)動。無所謂的。

6，這是什么圖標(biāo)在fpga開發(fā)原理圖上找到的

這表示輸出口

這是一個端口圖標(biāo)，在設(shè)計完成后，它將對應(yīng)相應(yīng)的引腳，可以與外部電路相連

a、bank劃分原則：上下bank（頂和低-也叫列column）存儲器接口左右bank（左右--也叫row）高速收發(fā)--lvds（帶dpa-oct）（若ddr分配到?jīng)]有rup,rdn的bank就會出現(xiàn)錯誤，找不到oct） b、io供電原則：分為pd和vccio可以不分割一起供電---vccio-3.3-3.0-2.5-1.8-1.5（高級一點的fpga沒有3.3供電，用3.0代替） vccpd--3.3-3.0-2.5（2.5以下都為2.5）可以與板卡上的其他芯片共用電源 c、除了io口電源： fpga 的其他電源都要單獨供給---防止干擾 d、jtag電源連接: 建議選擇3.3-2.5-3.0沒有嘗試過2.5v是否能ok---高級的芯片有vccpgm ----arria系列有單獨的下載配置bank可供靈活選擇電壓---cyclone--配置引腳和iobank是混在一起的--供電選擇有受限制（另外沒有必要畫as接口-jtag可以下載pof的轉(zhuǎn)文件jic 達到同樣的功能------epcs的選擇要根據(jù)fpga文件大小選擇--在數(shù)據(jù)手冊一卷三章有----另外epcs比較貴且沒有工業(yè)級的--可以使用美光的m25p64來代替） e、時鐘管理：復(fù)位引腳未曾加驅(qū)動放置在時鐘引腳---外部的參考時鐘放在此---要輸出的參考時鐘在pll-out 輸出---差分接入有的有oct有的沒喲---lvpecl一般用在高數(shù)收發(fā)的參考時鐘--高速收發(fā)的參考時鐘單獨接lvds 或lvpecl(耦合方式不同--電阻網(wǎng)絡(luò)不同-兩種電平也可以進行相互轉(zhuǎn)換---分為交流耦合（接收端加電容和差分匹配電阻適合板間通訊--不同電源供電）==直流耦合（接收端加差分匹配電阻適合板內(nèi)通訊--同電源供電）) f、上電速度要求：不符合要求配置不成功的---分為快速4--12ms達到穩(wěn)定（選擇方式為：高級的fpga用單獨的引腳porefl來選擇--低級的就用mesl來選擇比如選擇快速3.3就是這個要求）100ms達到穩(wěn)定 g、片上pll使用的設(shè)計：直接由時鐘引腳輸入（要是這樣--即使用一個pll就要有一個使用芯片輸入--電路補償功能），pll級聯(lián)使用（fpga只有一個時鐘引腳輸入即可--無電路補償功能） h、時鐘網(wǎng)路：全局時鐘網(wǎng)絡(luò)（時鐘輸入引腳--不同引腳上不同pll進行時鐘補償）---局部時鐘網(wǎng)路（也有專用的時鐘輸入引腳-可當(dāng)作io使用-一般不用此功能）