d觸發(fā)器(data觸發(fā)器或delay 觸發(fā)器)由四個(gè)與非門組成，其中g(shù)1和g2構(gòu)成基本rs 觸發(fā)器。其結(jié)構(gòu)包括同步、主從和阻塞維護(hù)三個(gè)電路，觸發(fā)器可分為RS 觸發(fā)器、JK 觸發(fā)器、D 觸發(fā)器、T-0，根據(jù)電路的觸發(fā)方式可分為主從式觸發(fā)器和edge 觸發(fā)器，同步d 觸發(fā)器和邊緣d 觸發(fā)器有什么區(qū)別？1.觸發(fā)條件不同:同步D 觸發(fā)器邏輯函數(shù)顯示，輸入數(shù)據(jù)D只要發(fā)送一個(gè)CP到同步觸發(fā)器就可以存儲(chǔ)在中。

PRN異步置位，輸出q可以設(shè)為輸入d，CLRN異步復(fù)位，輸出q接地。PRN是優(yōu)先級(jí)高于CLK的異步控制終端，是寄存器的時(shí)鐘。1.當(dāng)Clrn0(不管Prn和clk是什么)時(shí)，Q0 2。當(dāng)Clrn1時(shí)，異步復(fù)位信號(hào)clear無效(因?yàn)镃lrn在低電平有效)。如果此時(shí)Prn0有效，輸入端D的內(nèi)容可以立即輸入到輸出端Q(輸出端Q立即設(shè)置為輸入端D)。如果Prn1此時(shí)無效，則異步設(shè)置信號(hào)無效。

擴(kuò)展數(shù)據(jù)D 觸發(fā)器由集成觸發(fā)器和門電路觸發(fā)器組成。有兩種觸發(fā)模式:電平觸發(fā)和邊沿觸發(fā)。前者可以在CP(時(shí)鐘脈沖)為1時(shí)觸發(fā)，后者在CP前沿觸發(fā)(正躍遷0→1)。D 觸發(fā)器的二次狀態(tài)取決于觸發(fā)前D端的狀態(tài)，即二次狀態(tài)D .因此，它有兩個(gè)功能:置0和置1。對(duì)于edge D 觸發(fā)器，由于電路具有在CP1期間維持阻斷的功能，所以在CP1期間D端的數(shù)據(jù)狀態(tài)發(fā)生變化，不會(huì)影響觸發(fā)器。

D 觸發(fā)器的輸出信號(hào)是其輸入信號(hào)經(jīng)過一定延遲后的結(jié)果。具體來說，D 觸發(fā)器的輸入信號(hào)是以其內(nèi)部狀態(tài)存儲(chǔ)的，當(dāng)時(shí)鐘的上升沿到來時(shí)，其內(nèi)部狀態(tài)會(huì)更新，新的狀態(tài)成為輸出信號(hào)。因此，D。D 觸發(fā)器是一種具有記憶功能和兩種穩(wěn)定狀態(tài)的信息存儲(chǔ)器件。它是各種時(shí)序電路最基本的邏輯單元，是數(shù)字邏輯電路中重要的單元電路。

D 觸發(fā)器是電子元件，通常由一個(gè)雙極二極管和一個(gè)零件組成。當(dāng)輸入信號(hào)高于某一電平時(shí)，D 觸發(fā)器會(huì)將其轉(zhuǎn)換為高電平輸出信號(hào)。當(dāng)輸入信號(hào)低于某一電平時(shí)，D 觸發(fā)器會(huì)將其轉(zhuǎn)換為低電平輸出信號(hào)。D 觸發(fā)器的工作原理是基于二極管的導(dǎo)電特性。

sd和rd連接到基本rs 觸發(fā)器的輸入端。它們分別被預(yù)置和復(fù)位。低水平是有效的。當(dāng)sd1和rd0(SD的non為0，rd的non為1，即分別在兩個(gè)控制端口從外部輸入的電平值，因?yàn)榈碗娖接行?時(shí)，無論輸入D、q0、qnon1的狀態(tài)如何，即觸發(fā)器都設(shè)置為0。當(dāng)sd = 0，rd = 1 (sd不為1，rd不為0)時(shí)，Q = 1，Q不為0，觸發(fā)器設(shè)為1，sd和rd也叫直接設(shè)為1，設(shè)為0。

擴(kuò)展數(shù)據(jù):jk 觸發(fā)器的結(jié)構(gòu)與rs 觸發(fā)器類似。不同的是rs 觸發(fā)器不允許R和S都為1，而jk 觸發(fā)器允許J和K都為1。當(dāng)j和k同時(shí)變成1時(shí)，輸出值的狀態(tài)就會(huì)反過來。也就是說，如果是0，就變成了1；如果是1，就變成0。d觸發(fā)器(data觸發(fā)器或delay 觸發(fā)器)由四個(gè)與非門組成，其中g(shù)1和g2構(gòu)成基本rs 觸發(fā)器。當(dāng)電平觸發(fā)主從觸發(fā)器工作時(shí)，輸入信號(hào)必須加在正沿之前。