强奸久久久久久久|草草浮力在线影院|手机成人无码av|亚洲精品狼友视频|国产国模精品一区|久久成人中文字幕|超碰在线视屏免费|玖玖欧洲一区二区|欧美精品无码一区|日韩无遮一区二区

首頁 > 資訊 > 知識(shí) > 靜態(tài)時(shí)序分析，F(xiàn)PGA 中STA 是什么

靜態(tài)時(shí)序分析，F(xiàn)PGA 中STA 是什么

來源：整理 時(shí)間：2023-09-04 11:40:19 編輯：智能門戶 手機(jī)版

本文目錄一覽

1，F(xiàn)PGA 中STA 是什么

Static timing analysis靜態(tài)時(shí)序分析,相對(duì)于動(dòng)態(tài)時(shí)序分析(dynamic timing analysis,也就是仿真)來說的,用來分析電路的時(shí)序性能
你好！靜態(tài)時(shí)序分析如有疑問，請(qǐng)追問。

FPGA 中STA 是什么

2，用timequest做時(shí)序分析為什么得到的clock delay是負(fù)值

靜態(tài)時(shí)序分析（STA）可以在邏輯綜合、布局布線等步驟后進(jìn)行，F(xiàn)PGA EDA工具在布局布線完成后給出STA結(jié)果，這時(shí)的分析結(jié)果是最接近實(shí)際電路情況的，而邏輯綜合時(shí)的分析結(jié)果是看不到的，也是不準(zhǔn)確的（因?yàn)闆]有物理信息，所以只用于指導(dǎo)布局）。如果是用ASIC綜合工具（比如DC），兩個(gè)階段的STA結(jié)果都可以看。
期待看到有用的回答！

用timequest做時(shí)序分析為什么得到的clock delay是負(fù)值

3，為什么ic設(shè)計(jì)時(shí)要進(jìn)行靜態(tài)時(shí)序分析

邏輯分析儀需要具備以下三個(gè)條件才能夠準(zhǔn)確、便捷的分析1-Wire總線時(shí)序：1.要有1-Wire總線的解碼插件，解碼插件可以輔助用戶將總線上的高低電平解析成對(duì)應(yīng)的總線數(shù)據(jù)，從而簡化用戶的分析工作；2.要有足夠深的存儲(chǔ)深度，用邏輯分析儀分析1-Wire總線時(shí)序時(shí)，存儲(chǔ)深度至關(guān)重要，因?yàn)橹挥写鎯?chǔ)深度足夠深才能保證邏輯分析儀能夠?qū)⒁淮螖?shù)據(jù)傳輸過程完整的記錄下來；3.要足夠高的輸入阻抗，1-Wire總線的各個(gè)節(jié)點(diǎn)是并接在一起的，每一個(gè)節(jié)點(diǎn)的加入都會(huì)加重總線的負(fù)載，如果邏輯分析儀的輸入阻抗較低，那么它的并入極可能使總線處于臨界狀態(tài)，從而造成通信異常。
數(shù)字電路的所有信號(hào)都是有時(shí)序的。

為什么ic設(shè)計(jì)時(shí)要進(jìn)行靜態(tài)時(shí)序分析

4，靜態(tài)時(shí)序分析和動(dòng)態(tài)時(shí)序仿真各有什么特點(diǎn)

動(dòng)態(tài)時(shí)序分析動(dòng)態(tài)時(shí)序分析就是通常我們所說的仿真，該仿真可以驗(yàn)證功能，也可以驗(yàn)證時(shí)序，首先確定測試向量，輸入硬件模型，進(jìn)行仿真。由于為了完整地測試每條路徑的功能或者時(shí)序是否都滿足，測試向量需要很大，也不能保證100%的覆蓋率。如果到了門級(jí)的仿真將非常消耗時(shí)間。靜態(tài)時(shí)序分析靜態(tài)時(shí)序分析只能分析時(shí)序要求而不能進(jìn)行功能驗(yàn)證。不需要測試向量，能比動(dòng)態(tài)時(shí)序分析快地多的完成分析。靜態(tài)時(shí)序分析只能對(duì)同步電路進(jìn)行分析，而不能對(duì)異步電路進(jìn)行時(shí)序分析。但是它卻可以驗(yàn)證每一條路徑，發(fā)現(xiàn)時(shí)序的重大問題，比如建立時(shí)間和保持時(shí)間沖突，slow path以及過大的時(shí)鐘偏移。靜態(tài)時(shí)序分析的優(yōu)缺點(diǎn)靜態(tài)時(shí)序分析可以大大提高仿真時(shí)間，并能100%覆蓋所有的路徑。它通過預(yù)先計(jì)算所有的延時(shí)來提高速度。包括內(nèi)部門延時(shí)以及外部的線延時(shí)。靜態(tài)時(shí)序分析并不是簡單的把各個(gè)延時(shí)相加，而是引入真值表，分析各種輸入情況下所有可能經(jīng)過的路徑，而且能識(shí)別flase path。但是由于在深亞微米的工藝條件下，靜態(tài)時(shí)序分析不能完整的把所有影響延時(shí)的因素給包含進(jìn)去，因此在關(guān)鍵路徑方面，便可以用STA工具導(dǎo)出關(guān)鍵路徑的spice網(wǎng)表，用門級(jí)或者管級(jí)仿真工具進(jìn)行電路仿真，以確定時(shí)序的正確性。
ic時(shí)序驗(yàn)證用兩種方法實(shí)現(xiàn)：一是動(dòng)態(tài)時(shí)序分析，即根據(jù)電路中提取的延時(shí)參數(shù)，通過仿真軟件動(dòng)態(tài)的仿真電路以驗(yàn)證時(shí)序是否滿足要求。二是靜態(tài)時(shí)序分析，即通過分析設(shè)計(jì)中所有可能的信號(hào)路徑以確定時(shí)序約束是否滿足時(shí)序規(guī)范。 動(dòng)態(tài)時(shí)序分析的時(shí)序確認(rèn)通過仿真實(shí)現(xiàn)，分析的結(jié)果完全依賴于驗(yàn)證工程師所提供的激勵(lì)。不同激勵(lì)分析的路徑不同，也許有些路徑（比如關(guān)鍵路徑）不能覆蓋到，當(dāng)設(shè)計(jì)規(guī)模很大時(shí)，動(dòng)態(tài)分析所需要的時(shí)間、占用的資源也越來越大。 靜態(tài)時(shí)序分析根據(jù)一定的模型從網(wǎng)表中創(chuàng)建無向圖，計(jì)算路徑延遲的總和，如果所有的路徑都滿足時(shí)序約束和規(guī)范，那么認(rèn)為電路設(shè)計(jì)滿足時(shí)序約束規(guī)范。靜態(tài)時(shí)序分析的方法不依賴于激勵(lì)，且可以窮盡所有路徑，運(yùn)行速度很快，占用內(nèi)存很少。它完全克服了動(dòng)態(tài)時(shí)序驗(yàn)證的缺陷，適合大規(guī)模的電路設(shè)計(jì)驗(yàn)證。對(duì)于同步設(shè)計(jì)電路，可以借助于靜態(tài)時(shí)序分析工具完成時(shí)序驗(yàn)證的任務(wù)。

5，fpga的靜態(tài)時(shí)序分析是在什么時(shí)候做的

靜態(tài)時(shí)序分析可以在邏輯綜合、布局布線等步驟后進(jìn)行，F(xiàn)PGA EDA工具在布局布線完成后給出STA結(jié)果?！　§o態(tài)變量的類型關(guān)鍵字是static。 靜態(tài)變量當(dāng)然是屬于靜態(tài)存儲(chǔ)方式，但是屬于靜態(tài)存儲(chǔ)方式的量不一定就是靜態(tài)變量， 例如外部變量雖屬于靜態(tài)存儲(chǔ)方式，但不一定是靜態(tài)變量，必須由 static加以定義后才能成為靜態(tài)外部變量，或稱靜態(tài)全局變量。 對(duì)于自動(dòng)變量，它屬于動(dòng)態(tài)存儲(chǔ)方式。 但是也可以用static定義它為靜態(tài)自動(dòng)變量，或稱靜態(tài)局部變量，從而成為靜態(tài)存儲(chǔ)方式。 由此看來，一個(gè)變量可由static進(jìn)行再說明，并改變其原有的存儲(chǔ)方式。　　靜態(tài)局部變量屬于靜態(tài)存儲(chǔ)方式，它具有以下特點(diǎn)：　　(1)靜態(tài)局部變量在函數(shù)內(nèi)定義，但不像自動(dòng)變量那樣，當(dāng)調(diào)用時(shí)就存在，退出函數(shù)時(shí)就消失。靜態(tài)局部變量始終存在著，也就是說它的生存期為整個(gè)源程序?！　?2)靜態(tài)局部變量的生存期雖然為整個(gè)源程序，但是其作用域仍與自動(dòng)變量相同，即只能在定義該變量的函數(shù)內(nèi)使用該變量。退出該函數(shù)后， 盡管該變量還繼續(xù)存在，但不能使用它?！　?3)允許對(duì)構(gòu)造類靜態(tài)局部量賦初值。若未賦以初值，則由系統(tǒng)自動(dòng)賦值。數(shù)值型變量自動(dòng)賦初值0，字符型變量賦空字符。　　(4)對(duì)基本類型的靜態(tài)局部變量若在說明時(shí)未賦以初值，則系統(tǒng)自動(dòng)賦予0值。而對(duì)自動(dòng)變量不賦初值，則其值是不定的。 根據(jù)靜態(tài)局部變量的特點(diǎn)， 可以看出它是一種生存期為整個(gè)源文件的量。雖然離開定義它的函數(shù)后不能使用，但如再次調(diào)用定義它的函數(shù)時(shí)，它又可繼續(xù)使用， 而且保存了前次被調(diào)用后留下的值。 因此，當(dāng)多次調(diào)用一個(gè)函數(shù)且要求在調(diào)用之間保留某些變量的值時(shí)，可考慮采用靜態(tài)局部變量。雖然用全局變量也可以達(dá)到上述目的，但全局變量有時(shí)會(huì)造成意外的副作用，因此仍以采用局部靜態(tài)變量為宜。
你好！靜態(tài)時(shí)序分析（STA）可以在邏輯綜合、布局布線等步驟后進(jìn)行，F(xiàn)PGA EDA工具在布局布線完成后給出STA結(jié)果，這時(shí)的分析結(jié)果是最接近實(shí)際電路情況的，而邏輯綜合時(shí)的分析結(jié)果是看不到的，也是不準(zhǔn)確的（因?yàn)闆]有物理信息，所以只用于指導(dǎo)布局）。如果是用ASIC綜合工具（比如DC），兩個(gè)階段的STA結(jié)果都可以看。如有疑問，請(qǐng)追問。

6，UML 專題

統(tǒng)一建模語言UML 軟件工程領(lǐng)域在1995年至1997年取得了前所未有的進(jìn)展,其成果超過軟件工程領(lǐng)域過去15年來的成就總和。其中最重要的、具有劃時(shí)代重大意義的成果之一就是統(tǒng)一建模語言(UML:Unified Modeling Language)的出現(xiàn)。 在世界范圍內(nèi),至少在近10年內(nèi),UML將是面向?qū)ο蠹夹g(shù)領(lǐng)域內(nèi)占主導(dǎo)地位的標(biāo)準(zhǔn)建模語言。采用UML作為我國統(tǒng)一的建模語言是完全必要的:首先,過去數(shù)十種面向?qū)ο蟮慕ＵZ言都是相互獨(dú)立的,而UML可以消除一些潛在的不必要的差異,以免用戶混淆;其次,通過統(tǒng)一語義和符號(hào)表示,能夠穩(wěn)定我國的面向?qū)ο蠹夹g(shù)市場,使項(xiàng)目根植于一個(gè)成熟的標(biāo)準(zhǔn)建模語言,從而可以大大拓寬所研制與開發(fā)的軟件系統(tǒng)的適用范圍,并大大提高其靈活程度。 統(tǒng)一建模語言（UML）是用來對(duì)軟件密集系統(tǒng)進(jìn)行描述、構(gòu)造、視化和文檔編制的一種語言。 首先，也是最重要的一點(diǎn)，統(tǒng)一建模語言融合了Booch、OMT和OOSE方法中的概念，它是可以被上述及其他方法的使用者廣泛采用的一門簡單、一致、通用的建模語言。 其次，統(tǒng)一建模語言擴(kuò)展了現(xiàn)有方法的應(yīng)用范圍。特別值得一提的是，UML的開發(fā)者們把并行分布式系統(tǒng)的建模作為UML的設(shè)計(jì)目標(biāo)，也就是說，UML具有處理這類問題的能力。 第三，統(tǒng)一建模語言是標(biāo)準(zhǔn)的建模語言，而不是一個(gè)標(biāo)準(zhǔn)的開發(fā)流程。雖然UML的應(yīng)用必然以系統(tǒng)的開發(fā)流程為背景，但根據(jù)我們的經(jīng)驗(yàn)，不同的組織，不同的應(yīng)用領(lǐng)域需要不同的開發(fā)過程。舉個(gè)例子來說，開發(fā)錯(cuò)綜復(fù)雜的軟件是非常有趣的工作，但開發(fā)這種軟件與構(gòu)造嚴(yán)格實(shí)時(shí)的航空電子系統(tǒng)是大不一樣的，后者是性命攸關(guān)的大事。因此我們首先把精力集中在設(shè)計(jì)通用的元模型上（統(tǒng)一不同方法的語義），其次是建立通用的表示法（提供對(duì)這些語義的形象化的表達(dá)）。雖然UML的開發(fā)者們將繼續(xù)倡導(dǎo)從用例驅(qū)動(dòng)到體系結(jié)構(gòu)為中心最后反復(fù)改進(jìn)、不斷添加的軟件開發(fā)過程，但實(shí)際上設(shè)計(jì)標(biāo)準(zhǔn)的開發(fā)流程并不是非常必要的。 UML是一種定義良好、易于表達(dá)、功能強(qiáng)大且普遍適用的建模語言。它溶入了軟件工程領(lǐng)域的新思想、新方法和新技術(shù)。它的作用域不限于支持面向?qū)ο蟮姆治雠c設(shè)計(jì),還支持從需求分析開始的軟件開發(fā)的全過程。 面向?qū)ο蠹夹g(shù)和UML的發(fā)展過程可用上圖來表示,標(biāo)準(zhǔn)建模語言的出現(xiàn)是其重要成果。在美國,截止1996年10月,UML獲得了工業(yè)界、科技界和應(yīng)用界的廣泛支持,已有700多個(gè)公司表示支持采用UML作為建模語言。1996年底,UML已穩(wěn)占面向?qū)ο蠹夹g(shù)市場的85%,成為可視化建模語言事實(shí)上的工業(yè)標(biāo)準(zhǔn)。1997年11月17日,OMG采納UML 1.1作為基于面向?qū)ο蠹夹g(shù)的標(biāo)準(zhǔn)建模語言。UML代表了面向?qū)ο蠓椒ǖ能浖_發(fā)技術(shù)的發(fā)展方向,具有巨大的市場前景,也具有重大的經(jīng)濟(jì)價(jià)值和國防價(jià)值。 標(biāo)準(zhǔn)建模語言UML的內(nèi)容 首先,UML融合了Booch、OMT和OOSE方法中的基本概念,而且這些基本概念與其他面向?qū)ο蠹夹g(shù)中的基本概念大多相同,因而,UML必然成為這些方法以及其他方法的使用者樂于采用的一種簡單一致的建模語言;其次,UML不僅僅是上述方法的簡單匯合,而是在這些方法的基礎(chǔ)上廣泛征求意見,集眾家之長,幾經(jīng)修改而完成的,UML擴(kuò)展了現(xiàn)有方法的應(yīng)用范圍;第三,UML是標(biāo)準(zhǔn)的建模語言,而不是標(biāo)準(zhǔn)的開發(fā)過程。盡管UML的應(yīng)用必然以系統(tǒng)的開發(fā)過程為背景,但由于不同的組織和不同的應(yīng)用領(lǐng)域,需要采取不同的開發(fā)過程。 作為一種建模語言,UML的定義包括UML語義和UML表示法兩個(gè)部分。 (1) UML語義 描述基于UML的精確元模型定義。元模型為UML的所有元素在語法和語義上提供了簡單、一致、通用的定義性說明,使開發(fā)者能在語義上取得一致,消除了因人而異的最佳表達(dá)方法所造成的影響。此外UML還支持對(duì)元模型的擴(kuò)展定義。 (2) UML表示法 定義UML符號(hào)的表示法,為開發(fā)者或開發(fā)工具使用這些圖形符號(hào)和文本語法為系統(tǒng)建模提供了標(biāo)準(zhǔn)。這些圖形符號(hào)和文字所表達(dá)的是應(yīng)用級(jí)的模型,在語義上它是UML元模型的實(shí)例。 標(biāo)準(zhǔn)建模語言UML的重要內(nèi)容可以由下列五類圖(共9種圖形)來定義: ·第一類是用例圖,從用戶角度描述系統(tǒng)功能,并指出各功能的操作者。 ·第二類是靜態(tài)圖(Static diagram),包括類圖、對(duì)象圖和包圖。其中類圖描述系統(tǒng)中類的靜態(tài)結(jié)構(gòu)。不僅定義系統(tǒng)中的類,表示類之間的聯(lián)系如關(guān)聯(lián)、依賴、聚合等,也包括類的內(nèi)部結(jié)構(gòu)(類的屬性和操作)。類圖描述的是一種靜態(tài)關(guān)系,在系統(tǒng)的整個(gè)生命周期都是有效的。對(duì)象圖是類圖的實(shí)例,幾乎使用與類圖完全相同的標(biāo)識(shí)。他們的不同點(diǎn)在于對(duì)象圖顯示類的多個(gè)對(duì)象實(shí)例,而不是實(shí)際的類。一個(gè)對(duì)象圖是類圖的一個(gè)實(shí)例。由于對(duì)象存在生命周期,因此對(duì)象圖只能在系統(tǒng)某一時(shí)間段存在。包由包或類組成,表示包與包之間的關(guān)系。包圖用于描述系統(tǒng)的分層結(jié)構(gòu)。 ·第三類是行為圖(Behavior diagram),描述系統(tǒng)的動(dòng)態(tài)模型和組成對(duì)象間的交互關(guān)系。其中狀態(tài)圖描述類的對(duì)象所有可能的狀態(tài)以及事件發(fā)生時(shí)狀態(tài)的轉(zhuǎn)移條件。通常,狀態(tài)圖是對(duì)類圖的補(bǔ)充。在實(shí)用上并不需要為所有的類畫狀態(tài)圖,僅為那些有多個(gè)狀態(tài)其行為受外界環(huán)境的影響并且發(fā)生改變的類畫狀態(tài)圖。而活動(dòng)圖描述滿足用例要求所要進(jìn)行的活動(dòng)以及活動(dòng)間的約束關(guān)系,有利于識(shí)別并行活動(dòng)。 ·第四類是交互圖(Interactive diagram),描述對(duì)象間的交互關(guān)系。其中順序圖顯示對(duì)象之間的動(dòng)態(tài)合作關(guān)系,它強(qiáng)調(diào)對(duì)象之間消息發(fā)送的順序,同時(shí)顯示對(duì)象之間的交互;合作圖描述對(duì)象間的協(xié)作關(guān)系,合作圖跟順序圖相似,顯示對(duì)象間的動(dòng)態(tài)合作關(guān)系。除顯示信息交換外,合作圖還顯示對(duì)象以及它們之間的關(guān)系。如果強(qiáng)調(diào)時(shí)間和順序,則使用順序圖;如果強(qiáng)調(diào)上下級(jí)關(guān)系,則選擇合作圖。這兩種圖合稱為交互圖。 ·第五類是實(shí)現(xiàn)圖( Implementation diagram )。其中構(gòu)件圖描述代碼部件的物理結(jié)構(gòu)及各部件之間的依賴關(guān)系。一個(gè)部件可能是一個(gè)資源代碼部件、一個(gè)二進(jìn)制部件或一個(gè)可執(zhí)行部件。它包含邏輯類或?qū)崿F(xiàn)類的有關(guān)信息。部件圖有助于分析和理解部件之間的相互影響程度。 配置圖定義系統(tǒng)中軟硬件的物理體系結(jié)構(gòu)。它可以顯示實(shí)際的計(jì)算機(jī)和設(shè)備(用節(jié)點(diǎn)表示)以及它們之間的連接關(guān)系,也可顯示連接的類型及部件之間的依賴性。在節(jié)點(diǎn)內(nèi)部,放置可執(zhí)行部件和對(duì)象以顯示節(jié)點(diǎn)跟可執(zhí)行軟件單元的對(duì)應(yīng)關(guān)系。 從應(yīng)用的角度看,當(dāng)采用面向?qū)ο蠹夹g(shù)設(shè)計(jì)系統(tǒng)時(shí),首先是描述需求;其次根據(jù)需求建立系統(tǒng)的靜態(tài)模型,以構(gòu)造系統(tǒng)的結(jié)構(gòu);第三步是描述系統(tǒng)的行為。其中在第一步與第二步中所建立的模型都是靜態(tài)的,包括用例圖、類圖(包含包)、對(duì)象圖、組件圖和配置圖等五個(gè)圖形,是標(biāo)準(zhǔn)建模語言UML的靜態(tài)建模機(jī)制。其中第三步中所建立的模型或者可以執(zhí)行,或者表示執(zhí)行時(shí)的時(shí)序狀態(tài)或交互關(guān)系。它包括狀態(tài)圖、活動(dòng)圖、順序圖和合作圖等四個(gè)圖形,是標(biāo)準(zhǔn)建模語言UML的動(dòng)態(tài)建模機(jī)制。因此,標(biāo)準(zhǔn)建模語言UML的主要內(nèi)容也可以歸納為靜態(tài)建模機(jī)制和動(dòng)態(tài)建模機(jī)制兩大類。 這里有不少 http://zhidao.baidu.com/q?word=UML&ct=17&pn=0&tn=ikaslist&rn=10
文章TAG：靜態(tài)時(shí)序分析FPGA中STA是什么

最近更新