首頁 > 資訊 > 經(jīng)驗 > 芯片設(shè)計，國內(nèi)做芯片設(shè)計的公司有哪些

芯片設(shè)計，國內(nèi)做芯片設(shè)計的公司有哪些

來源：整理時間：2023-08-26 01:43:03 編輯：智能門戶手機(jī)版

本文目錄一覽

1，國內(nèi)做芯片設(shè)計的公司有哪些
2，如何根據(jù)芯片設(shè)計電路
3，芯片設(shè)計專業(yè)相關(guān)問題
4，求救芯片設(shè)計到量產(chǎn)有哪些步驟
5，半導(dǎo)體ic設(shè)計芯片設(shè)計的關(guān)系
6，要設(shè)計集成電路版需要了解哪些知識

1，國內(nèi)做芯片設(shè)計的公司有哪些

國內(nèi)有大約300家芯片設(shè)計公司。按銷售額排序，前兩位是深圳海思公司和上海展訊公司。

國內(nèi)做芯片設(shè)計的公司有哪些

2，如何根據(jù)芯片設(shè)計電路

芯片都有技術(shù)文檔，每一款芯片有什么功能，各引腳的作用和其他的一些技術(shù)參數(shù)在技術(shù)文檔里面都有說明?？梢粤私夥鹕叫局槲㈦娮庸緩氖录呻娐沸酒O(shè)計、開發(fā)并提供相關(guān)技術(shù)咨詢服務(wù)。

如何根據(jù)芯片設(shè)計電路

3，芯片設(shè)計專業(yè)相關(guān)問題

屬于集成電路（IC）專業(yè)，我是在浙江大學(xué)學(xué)的，你先要確定是學(xué)數(shù)字的還是模擬的，再確定是搞前端（編程序VHDL...)還是后端（版圖Layout 等）。就業(yè)的話上海比較多吧，都在東部發(fā)達(dá)城市了，也沒那么辛苦了，你一剛畢業(yè)的誰會叫你設(shè)計芯片，最多反向設(shè)計“抄抄”而已，關(guān)鍵是基礎(chǔ)要扎實。有工作經(jīng)驗了自然就可以跳到inter amd nv之類的大公司，應(yīng)屆生看機(jī)遇了，很難。。。

半導(dǎo)體

芯片設(shè)計專業(yè)相關(guān)問題

4，求救芯片設(shè)計到量產(chǎn)有哪些步驟

從設(shè)計到量產(chǎn)主要步驟:1)確定用戶的所有要求并行成簽字文件開始做小樣的工作,如版圖設(shè)計,驗證,投片...芯片測試....樣品封裝....送用戶試用并提供試用報告,之后做綜合分析確定改進(jìn)方案直到全部符合用戶要求.2)小批量試投產(chǎn)完善生產(chǎn)各環(huán)節(jié)并固化工藝,人.機(jī).料,法.環(huán).及所有文件和器件可靠性考核都要完成.必要時第三方確認(rèn).送用戶小批量使用.并提供合格報告.3)做周期加工計劃和降低成本分析.批量生產(chǎn)并供貨...

樓上已經(jīng)說的很明白了幾個大的階段，我們是做OEM的，基本沒有設(shè)計

5，半導(dǎo)體ic設(shè)計芯片設(shè)計的關(guān)系

IC：Integrated Circuit的簡稱芯片設(shè)計包括IC設(shè)計與后端的半導(dǎo)體制程即首先進(jìn)行理論上的IC設(shè)計，當(dāng)設(shè)計成型后，需要將電路做到載體上，以實現(xiàn)他的功能，那這個載體就是半導(dǎo)體材料(Semiconductor)當(dāng)然載體不止半導(dǎo)體材料，還有別的材料類型，但是目前普遍使用的，因此我們在說電路設(shè)計的時候，有時會說成半導(dǎo)體集成電路設(shè)計

<p>這樣的職位在前程無憂，智聯(lián)招聘，中華英才網(wǎng)沒有什么優(yōu)勢。建議到專業(yè)的人才網(wǎng)站上去招。比如 ic人才網(wǎng)<a target="_blank">www.jobic.cn</a></p>

6，要設(shè)計集成電路版需要了解哪些知識

集成電路設(shè)計的流程一般先要進(jìn)行軟硬件劃分，將設(shè)計基本分為兩部分：芯片硬件設(shè)計和軟件協(xié)同設(shè)計。芯片硬件設(shè)計包括：　　1．功能設(shè)計階段。　　設(shè)計人員產(chǎn)品的應(yīng)用場合，設(shè)定一些諸如功能、操作速度、接口規(guī)格、環(huán) 　　境溫度及消耗功率等規(guī)格，以做為將來電路設(shè)計時的依據(jù)。更可進(jìn)一步規(guī)劃軟　　件模塊及硬件模塊該如何劃分，哪些功能該整合于SOC 內(nèi)，哪些功能可以設(shè) 　　計在電路板上。　　2．設(shè)計描述和行為級驗證　　能設(shè)計完成后，可以依據(jù)功能將SOC 劃分為若干功能模塊，并決定實現(xiàn) 　　這些功能將要使用的IP 核。此階段將接影響了SOC 內(nèi)部的架構(gòu)及各模塊間互　　動的訊號，及未來產(chǎn)品的可靠性。　　決定模塊之后，可以用VHDL 或Verilog 等硬件描述語言實現(xiàn)各模塊的設(shè) 　　計。接著，利用VHDL 或Verilog 的電路仿真器，對設(shè)計進(jìn)行功能驗證（function 　　simulation，或行為驗證 behavioral simulation）。　　注意，這種功能仿真沒有考慮電路實際的延遲，但無法獲得精確的結(jié)果。　　3．邏輯綜合　　確定設(shè)計描述正確后，可以使用邏輯綜合工具（synthesizer）進(jìn)行綜合。　　綜合過程中，需要選擇適當(dāng)?shù)倪壿嬈骷欤╨ogic cell library），作為合成邏輯　　電路時的參考依據(jù)。　　硬件語言設(shè)計描述文件的編寫風(fēng)格是決定綜合工具執(zhí)行效率的一個重要　　因素。事實上，綜合工具支持的HDL 語法均是有限的，一些過于抽象的語法　　只適于做為系統(tǒng)評估時的仿真模型，而不能被綜合工具接受。　　邏輯綜合得到門級網(wǎng)表。　　4．門級驗證（Gate-Level Netlist Verification）　　門級功能驗證是寄存器傳輸級驗證。主要的工作是要確認(rèn)經(jīng)綜合后的電路　　是否符合功能需求，該工作一般利用門電路級驗證工具完成。　　注意，此階段仿真需要考慮門電路的延遲。　　5．布局和布線　　布局指將設(shè)計好的功能模塊合理地安排在芯片上，規(guī)劃好它們的位置。布　　線則指完成各模塊之間互連的連線。　　注意，各模塊之間的連線通常比較長，因此，產(chǎn)生的延遲會嚴(yán)重影響SOC 　　的性能，尤其在0.25 微米制程以上，這種現(xiàn)象更為顯著。　　目前，這一個行業(yè)仍然是中國的空缺，開設(shè)集成電路設(shè)計與集成系統(tǒng)專業(yè)的大學(xué)還比較少，其中師資較好的學(xué)校有上海交通大學(xué)，哈爾濱工業(yè)大學(xué)，西安電子科技大學(xué)，電子科技大學(xué)，哈爾濱理工大學(xué),復(fù)旦大學(xué)，華東師范大學(xué)等。　　模擬集成電路設(shè)計的一般過程：　　1.電路設(shè)計　　依據(jù)電路功能完成電路的設(shè)計。　　2.前仿真　　電路功能的仿真，包括功耗，電流，電壓，溫度，壓擺幅，輸入輸出特性等參數(shù)的仿真。　　3.版圖設(shè)計（Layout）　　依據(jù)所設(shè)計的電路畫版圖。一般使用Cadence軟件。　　4.后仿真　　對所畫的版圖進(jìn)行仿真，并與前仿真比較，若達(dá)不到要求需修改或重新設(shè)計版圖。　　5.后續(xù)處理　　將版圖文件生成GDSII文件交予Foundry流片。

文章TAG：芯片設(shè)計國內(nèi)做芯片設(shè)計的公司有哪些