首頁 > 廠商 > 問答 > 邊沿d觸發(fā)器，邊沿式d觸發(fā)器是一種什么穩(wěn)態(tài)電路

邊沿d觸發(fā)器，邊沿式d觸發(fā)器是一種什么穩(wěn)態(tài)電路

來源：整理時間：2023-08-21 19:11:52 編輯：智能門戶手機版

本文目錄一覽

1，邊沿式d觸發(fā)器是一種什么穩(wěn)態(tài)電路
2，邊沿d觸發(fā)器的邏輯符號Q詳解
3，邊沿d觸發(fā)器是一種什么穩(wěn)態(tài)電路
4，數(shù)字電路問題邊沿觸發(fā)D觸發(fā)器
5，d觸發(fā)器的工作模式是
6，jk觸發(fā)器和d觸發(fā)器共同之處

1，邊沿式d觸發(fā)器是一種什么穩(wěn)態(tài)電路

邊沿式d觸發(fā)器是一種雙穩(wěn)態(tài)電路。

邊沿式d觸發(fā)器是一種什么穩(wěn)態(tài)電路

2，邊沿d觸發(fā)器的邏輯符號Q詳解

對應(yīng)每個有效時基信號(上升沿)，D的時態(tài)就傳送到輸出Q。

呵呵你這分錯類了吧？不應(yīng)該在編程里邊啊…d觸發(fā)器是隨d 的狀態(tài)改變的，也就是進去什么出來什么d是1則q為1

邊沿d觸發(fā)器的邏輯符號Q詳解

3，邊沿d觸發(fā)器是一種什么穩(wěn)態(tài)電路

亞穩(wěn)態(tài)電路，由于其不能獨自自發(fā)地過渡到下一個能級

邊沿式d觸發(fā)器是一種雙穩(wěn)態(tài)電路。

三千簡直厲害

什么鬼

邊沿d觸發(fā)器是一種什么穩(wěn)態(tài)電路

4，數(shù)字電路問題邊沿觸發(fā)D觸發(fā)器

RD是復(fù)位端，只要RD=0，不管Q原來的原來的狀態(tài)是什么，必須復(fù)位，Q=0，用你的話說是優(yōu)先，但實質(zhì)上，數(shù)字電路不叫優(yōu)先這說法，因RD是直接對Q復(fù)位的。SD是置位，SD=0時，Q=1。而D1，D2是數(shù)據(jù)輸入端，需要時鐘脈沖觸發(fā)后，才從Q端輸出。這是有條件的，而RD，SD是無條件的。你說誰優(yōu)先？

5，d觸發(fā)器的工作模式是

輸出的狀態(tài)Q等于輸入狀態(tài)D，在每一個時鐘上升沿刷新一次

d觸發(fā)器工作原理：　　sd 和rd 接至基本rs 觸發(fā)器的輸入端，它們分別是預(yù)置和清零端，低電平有效。當(dāng)sd=1且rd=0時(sd的非為0，rd的非為1，即在兩個控制端口分別從外部輸入的電平值，原因是低電平有效),不論輸入端d為何種狀態(tài)，都會使q=0，q非=1，即觸發(fā)器置0；當(dāng)sd=0且rd=1(sd的非為1，rd的非為0）時，q=1，q非=0，觸發(fā)器置1,sd和rd通常又稱為直接置1和置0端。我們設(shè)它們均已加入了高電平，不影響電路的工作。工作過程如下：　　1.cp=0時，與非門g3和g4封鎖，其輸出q3=q4=1，觸發(fā)器的狀態(tài)不變。同時，由于q3至q5和q4至q6的反饋信號將這兩個門打開，因此可接收輸入信號d，q5=d，q6=q5非=d非。2.當(dāng)cp由0變1時觸發(fā)器翻轉(zhuǎn)。這時g3和g4打開，它們的輸入q3和q4的狀態(tài)由g5和g6的輸出狀態(tài)決定。q3=q5非=d非，q4=q6非=d。由基本rs觸發(fā)器的邏輯功能可知，q=q3非=d?！　?.觸發(fā)器翻轉(zhuǎn)后，在cp=1時輸入信號被封鎖。這是因為g3和g4打開后，它們的輸出q3和q4的狀態(tài)是互補的,即必定有一個是0，若q3為0，則經(jīng)g3輸出至g5輸入的反饋線將g5封鎖，即封鎖了d通往基本rs 觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在1狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用,故該反饋線稱為置1維持線,置0阻塞線。q4為0時，將g3和g6封鎖，d端通往基本rs觸發(fā)器的路徑也被封鎖。q4輸出端至g6反饋線起到使觸發(fā)器維持在0狀態(tài)的作用，稱作置0維持線；q4輸出至g3輸入的反饋線起到阻止觸發(fā)器置1的作用,稱為置1阻塞線。因此，該觸發(fā)器常稱為維持-阻塞觸發(fā)器。總之，該觸發(fā)器是在cp正跳沿前接受輸入信號，正跳沿時觸發(fā)翻轉(zhuǎn)，正跳沿后輸入即被封鎖,三步都是在正跳沿后完成，所以有邊沿觸發(fā)器之稱。與主從觸發(fā)器相比,同工藝的邊沿觸發(fā)器有更強的抗干擾能力和更高的工作速度。

6，jk觸發(fā)器和d觸發(fā)器共同之處

D觸發(fā)器和JK觸發(fā)器的邏輯功能：　　JK觸發(fā)器再有時鐘脈沖作用時（CP=1）　　當(dāng)J=0 K=0時狀態(tài)保持不變　　當(dāng)J= 0 K=1時次態(tài)為0態(tài)　　當(dāng)J=1 K=0時次態(tài)為1態(tài)　　當(dāng)J=1 K=1時次態(tài)與現(xiàn)態(tài)相反　　D觸發(fā)器（由與非門構(gòu)成）：當(dāng)D=1時，Q=0；當(dāng)D=0時，Q=1；　　D觸發(fā)器和JK觸發(fā)器的觸發(fā)方式：　　JK 觸發(fā)器是在時鐘沿觸發(fā)的，一般是上升沿 RS D 有高電平觸發(fā)，也有地電平觸發(fā)，也有時鐘沿觸發(fā)　　JK觸發(fā)器簡介：　　是數(shù)字電路觸發(fā)器中的一種基本電路單元。JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能，在各類集成觸發(fā)器中，JK觸發(fā)器的功能最為齊全。在實際應(yīng)用中，它不僅有很強的通用性，而且能靈活地轉(zhuǎn)換其他類型的觸發(fā)器。由JK觸發(fā)器可以構(gòu)成D觸發(fā)器和T觸發(fā)器。　　D觸發(fā)器簡介：　?。╠ata flip-flop或delay flip-flop。）該觸發(fā)器由6個與非門組成，其中G1和G2構(gòu)成基本RS觸發(fā)器。電平觸發(fā)的主從觸發(fā)器工作時，必須在正跳沿前加入輸入信號。如果在CP 高電平期間輸入端出現(xiàn)干擾信號，那么就有可能使觸發(fā)器的狀態(tài)出錯。而邊沿觸發(fā)器允許在CP 觸發(fā)沿來到前一瞬間加入輸入信號。這樣，輸入端受干擾的時間大大縮短，受干擾的可能性就降低了。邊沿D觸發(fā)器也稱為維持-阻塞邊沿D觸發(fā)器。

觸發(fā)器是具有記憶功能的二進制存儲器件，是各種時序邏輯電路的基本器件之一。其結(jié)構(gòu)有同步、主從、維持阻塞等三種電路。觸發(fā)器按功能可分為rs觸發(fā)器，jk觸發(fā)器，d觸發(fā)器和t觸發(fā)器等；按電路的觸發(fā)方式可分為主—從觸發(fā)器和邊沿觸發(fā)器（包括上升邊沿觸發(fā)器和下降邊沿觸發(fā)器）兩大類。目前我國生產(chǎn)的ttl集成觸發(fā)器主要有邊沿d觸發(fā)器，邊沿jk觸發(fā)器與主—從jk觸發(fā)器等。利用這些觸發(fā)器可以轉(zhuǎn)換成其他功能的觸發(fā)器，但轉(zhuǎn)換成的觸發(fā)器其觸發(fā)方式并不改變。例如由邊沿變換來的仍是邊沿觸發(fā)方式的觸發(fā)器。由兩個與非門交叉耦合而成的基本rs觸發(fā)器是各種觸發(fā)器的最基本組成部分，能存儲一位二進制信息，但存在r+s=1的約束條件，即r端與s端的輸入信號不能同時為0。一個集成觸發(fā)器通常有三種輸入端，第一種是異步置位、復(fù)位輸入端，用sd、rd表示。如輸入端有一個圈，則表示用低電平驅(qū)動，當(dāng)sd或rd端有驅(qū)動信號時，觸發(fā)器的狀態(tài)不受時鐘脈沖與控制輸入端所處狀態(tài)的影響。第二種是時鐘輸入端，用cp表示，在sd----=rd=1情況下，只有cp脈沖作用時才能使觸發(fā)器狀態(tài)更新。如cp輸入端沒有小圈，表示在cp脈沖上升沿時觸發(fā)器狀態(tài)更新，如cp輸入端有小圈，則表示在cp脈沖下升沿時觸發(fā)器狀態(tài)更新。第三種是控制輸入端，用d、j、k等表示。加在控制輸入端的信號是觸發(fā)器狀態(tài)更新的依據(jù)。

文章TAG：邊沿d觸發(fā)器邊沿式d觸發(fā)器是一種什么穩(wěn)態(tài)電路