首頁 > 廠商 > 問答 > 電源抑制比，什么是電源電壓抑制比

電源抑制比，什么是電源電壓抑制比

來源：整理時間：2023-08-25 11:09:10 編輯：智能門戶手機(jī)版

本文目錄一覽

1，什么是電源電壓抑制比
2，如何提高運放的電源電壓抑制比
3，電源波動大選運放注意哪個參數(shù)
4，電源抑制比計算公式
5，比較器的性能指標(biāo)
6，電源抑制比的PSRR

1，什么是電源電壓抑制比

是電源電壓波動對輸出的影響的抑制

什么是電源電壓抑制比

2，如何提高運放的電源電壓抑制比

抑制比是運放的一個參數(shù)，你只能改變電源的純凈度，穩(wěn)定度。比如，預(yù)防電源引腳串聯(lián)LC等

會有這個問題? 輸出電壓比電源電壓還高出5v？是不是電路什么地方有高于5v的電壓拉上去的？

如何提高運放的電源電壓抑制比

3，電源波動大選運放注意哪個參數(shù)

選“電源抑制比”（PSRR）大的運放。運放里面的電源抑制比指電源電壓Ucc的相對變化δUcc與輸出電壓Uo的相對變化δUo的比值。而共模抑制比（CMRR）是指對輸入端的共模電壓抑制能力，不是對付電源電壓變化的。

你好！選共模抑制比大的運放。僅代表個人觀點，不喜勿噴，謝謝。

電源波動大選運放注意哪個參數(shù)

4，電源抑制比計算公式

PSRR = 20log[(Ripple(in) / Ripple(out))]

5，比較器的性能指標(biāo)

滯回電壓：比較器兩個輸入端之間的電壓在過零時輸出狀態(tài)將發(fā)生改變，由于輸入端常常疊加有很小的波動電壓，這些波動所產(chǎn)生的差模電壓會導(dǎo)致比較器輸出發(fā)生連續(xù)變化，為避免輸出振蕩，新型比較器通常具有幾mV的滯回電壓。滯回電壓的存在使比較器的切換點變?yōu)閮蓚€：一個用于檢測上升電壓，一個用電壓門限（VTRIP）之差等于滯回電壓（VHYST），滯回比較器的失調(diào)電壓是TRIP 和VTRIP-的平均值。不帶滯回的比較器的輸入電壓切換點為輸入失調(diào)電壓，而不是理想比較器的零電壓。失調(diào)電壓一般隨溫度、電源電壓的變化而變化。通常用電源抑制比表示電源電壓變化對換調(diào)電壓的影響。偏置電流：理想的比較器的輸入阻抗為無窮大，因此，理論上對輸入信號不產(chǎn)生影響，而實際比較器的輸入阻抗不可能做到無窮大，輸入端有電流經(jīng)過信號源內(nèi)阻并流入比較器內(nèi)部，從而產(chǎn)生額外的壓差。偏置電流（Ibias）定義為兩個比較器輸入電流的中值，用于衡量輸入阻抗的影響。MAX917系列比較器的最大偏置電流僅為2nA。超電源擺幅：為進(jìn)一步優(yōu)化比較器的工作電壓范圍，Maxim公司利用NPN管與PNP管相并聯(lián)的結(jié)構(gòu)作為比較器的輸入級，從而使比較器的輸入電壓得以擴(kuò)展，這樣，其下限可低至最低電平，上限比電源電壓還要高出250mV，因而達(dá)到超電源擺幅（Beyond-theRail）標(biāo)準(zhǔn)。這種比較器的輸入端允許有較大的共模電壓。漏源電壓：由于比較器僅有兩個不同的輸出狀態(tài)（零電平或電源電壓），且具有滿電源擺幅特性的比較器的輸出級為射極跟隨器，這使得其輸入和輸出信號僅有極小的壓差。該壓差取決于比較器內(nèi)部晶體管飽和狀態(tài)下的發(fā)射結(jié)電壓，對應(yīng)于MOSFFET的漏源電壓。輸出延遲時間：包括信號通過元器件產(chǎn)生的傳輸延時和信號的上升時間與下降時間，對于高速比較器，如MAX961，其延遲時間的典型值可對達(dá)到4.5ns，上升時間為2.3ns。設(shè)計時需注意不同因素對延遲時間的影響，其中包括溫度、容性負(fù)載、輸入過驅(qū)動等的影響。

6，電源抑制比的PSRR

基本計算公式為：PSRR = 20log[(Ripple(in) / Ripple(out))]PSRR 的單位為分貝(dB)，采用對數(shù)比值。從上面的式子可以看出，影響輸出信號的因素除了電路本身之外，還受到了供電電源的影響。PSRR 是一個用來描述輸出信號受電源影響的量，PSRR 越大，輸出信號受到電源的影響越小。還可得出，輸出電壓 Vout 是 Vin 與電源電壓 VCC 的函數(shù)。如果輸入信號 Vin 變化了 ⊿Vin，輸出信號的變化量 ⊿Vout 是由輸入到輸出的電壓增益 Av 乘以輸入電壓的變化量 ⊿Vin。如果把電源電壓變化 ⊿VCC 看作一個很小信號，由于電源電壓變化導(dǎo)致的輸出電壓的變化量 ⊿Vout 則為電源電壓到輸出的電壓增益 Avo 乘以電源電壓變化量 ⊿VCC。不穩(wěn)定的供電電壓勢必會影響輸出信號的波形，影響的幅度取決于 PSRR。所以需要側(cè)重于運放等的去耦設(shè)計和電源的設(shè)計（通常較多用 LDO 線性電源給運放供電）。PSRR 是在單位閉環(huán)增益情況下得到的，因此在負(fù)反饋應(yīng)用中引起的輸出變化需乘以閉環(huán)增益。一般地，PSRR 有 3個具體參數(shù)：+PSRR，-PSRR，+/-PSRR。表示從某個電源端或兩個電源端分別或同時異向低頻變化，在運放差分輸入端引入的傳輸或影響量值。如上所分析的：⊿Vps=1V 的電源變化，在 PRSS=80dB 運放輸入端，導(dǎo)致 ⊿Vdi=100uV 的變化（PSRR=20log⊿Vps/⊿Vdi）。于是運放輸出電壓產(chǎn)生的變化：⊿Vo=⊿Vdi（1+Rf/Ri）；Rf--反饋電阻，Ri--輸入電阻。再來談?wù)?PSRR 與音質(zhì)的關(guān)系。聲音質(zhì)量是用戶接口的重要因素之一，其中，音頻放大器的作用是對輸入信號放大，同時抑制噪聲。在放大器中，一個主要噪聲源是電源線路本身。通過從 PSRR 切入，我們就可以分析出放大器如何放大輸入信號，并抑制電源線引入噪聲的性能。在此情況下，放大器自身的 PSRR 指標(biāo)更加重要。放大器的 PSRR 越高，越有利于設(shè)計。簡而言之，性能提高 3dB，代表系數(shù)為 2。舉例說，提供 6dB 更佳性能的放大器，其降噪性能將會提高 4 倍。而且，對于耳機(jī)驅(qū)動器來說 PSRR 是一個關(guān)鍵參數(shù)。為了保證合理的信噪比，必須抑制電源在耳機(jī)放大器輸出端產(chǎn)生的噪聲。例如，基于 CD 或 DVD 播放器的動態(tài)范圍能夠達(dá)到 90dB，假如有 100mV 的噪聲疊加在音頻電源電壓上，而且絕大部分噪聲頻譜位于音頻頻帶以內(nèi)，為保持 90dB 的動態(tài)范圍、耳機(jī)驅(qū)動器的輸出噪聲必須將低至 30mV 以內(nèi)。這樣，耳機(jī)驅(qū)動器的 PSRR 必須在感興趣的頻帶內(nèi)高于 70dB。為在音頻范圍內(nèi)達(dá)到如此高的電源抑制比，需要嚴(yán)謹(jǐn)?shù)碾娐吩O(shè)計，特別是放大器對電源噪聲的抑制能力。大多數(shù)運算放大器在直流附近具有非常高的 PSRR，但隨著頻率的升高，PSRR 會急劇下降(通常為 -20dB/十倍頻程)，許多運算放大器的 PSRR 在 20kHz 頻點處已經(jīng)跌落到 40dB 以下。有些 DC/DC 轉(zhuǎn)換器在音頻頻譜的高頻端存在較強的噪聲，雖然人耳幾乎聽不到這個頻段的噪聲，但可以檢測到它們在耳機(jī)輸出端產(chǎn)生的噪聲。許多音頻 DAC(或CODEC) 帶有耳機(jī)驅(qū)動器，但人們很少留意其 PSRR 指標(biāo)；而且，這些產(chǎn)品的Datasheet 也很少給出 PSRR 隨頻率的變化曲線。如果耳機(jī)放大器缺乏足夠高的 PSRR，可以采用一個外部 LDO 為耳機(jī)放大器提供一個低噪聲電源。音頻電路中比較通用的供電電源是 +5V，采用 LDO 能夠獲得足夠的電源抑制比，但使某些節(jié)點處的電壓可能跌至 4.7V 左右。隨著集成度不斷提高，電源電流的量級要求也日益增加。終端用戶希望能延長電池使用時間，即需要非常高效的 DC/DC 轉(zhuǎn)換過程、使用效率更高的開關(guān)穩(wěn)壓器。然而與線性穩(wěn)壓器相比，開關(guān)穩(wěn)壓器會在電源線中產(chǎn)生更多紋波。綜上，PSRR 在 ADC、DAC、RF 等應(yīng)用方面都是一個很關(guān)鍵的參數(shù)，值得設(shè)計者留意。