首頁(yè) > 廠商 > 經(jīng)驗(yàn) > 集成電路設(shè)計(jì)實(shí)驗(yàn)室簡(jiǎn)介模板，有沒(méi)有人知道國(guó)家高性能集成電路上海設(shè)計(jì)中心這家事業(yè)單位的

集成電路設(shè)計(jì)實(shí)驗(yàn)室簡(jiǎn)介模板，有沒(méi)有人知道國(guó)家高性能集成電路上海設(shè)計(jì)中心這家事業(yè)單位的

來(lái)源：整理時(shí)間：2023-06-10 11:26:23 編輯：智能門戶手機(jī)版

1，有沒(méi)有人知道國(guó)家高性能集成電路上海設(shè)計(jì)中心這家事業(yè)單位的

國(guó)家高性能集成電路（上海）設(shè)計(jì)中心一、中心簡(jiǎn)介國(guó)家高性能集成電路（上海）設(shè)計(jì)中心是國(guó)家科學(xué)技術(shù)部于2003年6月批準(zhǔn)成立的設(shè)計(jì)中心。掛靠上海市科學(xué)技術(shù)委員會(huì)，是具有法人資格的非營(yíng)利性事業(yè)單位。中心地點(diǎn)在上海浦東張江高科技園區(qū)張衡路428號(hào)。設(shè)計(jì)中心以開展自主知識(shí)產(chǎn)權(quán)的高性能集成電路設(shè)計(jì)技術(shù)研究；提供具有國(guó)際先進(jìn)水平的高性能集成電路產(chǎn)品及相關(guān)軟件產(chǎn)品和服務(wù)為主要任務(wù)。設(shè)計(jì)中心旨在促進(jìn)科研機(jī)構(gòu)、高等院校、企業(yè)和業(yè)務(wù)主管部門等具有優(yōu)勢(shì)單位的密切結(jié)合，充分利用技術(shù)優(yōu)勢(shì)，強(qiáng)化創(chuàng)新能力，帶動(dòng)國(guó)家高性能集成電路設(shè)計(jì)水平，促進(jìn)高性能集成電路設(shè)計(jì)技術(shù)、產(chǎn)品的商品化、產(chǎn)業(yè)化，并推向國(guó)內(nèi)、國(guó)際兩個(gè)市場(chǎng)。福利：工資面議，提供宿舍（或住房補(bǔ)貼）、工作餐、交通費(fèi)（或班車），繳納“四金”，有帶薪休假。

沒(méi)有

有沒(méi)有人知道國(guó)家高性能集成電路上海設(shè)計(jì)中心這家事業(yè)單位的

2，數(shù)字集成電路設(shè)計(jì)的內(nèi)容簡(jiǎn)介

本書從架構(gòu)與算法講起，介紹了功能驗(yàn)證、VHDL建模、同步電路設(shè)計(jì)、異步數(shù)據(jù)獲取、能耗與散熱、信號(hào)完整性、物理設(shè)計(jì)、設(shè)計(jì)驗(yàn)證等必備技術(shù)，還講解了VLSI經(jīng)濟(jì)運(yùn)作與項(xiàng)目管理，并簡(jiǎn)單闡釋了CMOS技術(shù)的基礎(chǔ)知識(shí)，全面覆蓋了數(shù)字集成電路的整個(gè)設(shè)計(jì)開發(fā)過(guò)程。本書既可作為高等院校微電子、電子技術(shù)等相關(guān)專業(yè)高年級(jí)師生和研究生的參考教材，也可供半導(dǎo)體行業(yè)工程師參考。

我靠！1樓這答的。。。具體的模電和數(shù)電還是和這兩者的集成電路有區(qū)別的簡(jiǎn)單來(lái)說(shuō)，模電和數(shù)電是最基礎(chǔ)，后面的集成電路設(shè)計(jì)要利用其知識(shí)，難度也大一些。對(duì)于本科生學(xué)電子的來(lái)說(shuō)，多數(shù)可能會(huì)學(xué)數(shù)字vlsi，但是模擬的vlsi接觸的比較少，所以自學(xué)起來(lái) 還是要加把勁，尤其模擬的比較難就我個(gè)人而言不喜歡通原，所以一定不會(huì)選，這和你自己的喜好有關(guān)系吧，喜歡，一般就會(huì)學(xué)得比較好~

數(shù)字集成電路設(shè)計(jì)的內(nèi)容簡(jiǎn)介

3，集成電路設(shè)計(jì)的概述

參見：集成電路及超大規(guī)模集成電路集成電路設(shè)計(jì)涉及對(duì)電子器件（例如晶體管、電阻器、電容器等）、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導(dǎo)體襯底材料之上，這些元件通過(guò)半導(dǎo)體器件制造工藝（例如光刻等）安置在單一的硅襯底上，從而形成電路。目前最常使用的襯底材料是硅。設(shè)計(jì)人員會(huì)使用技術(shù)手段將硅襯底上各個(gè)器件之間相互電隔離，以控制整個(gè)芯片上各個(gè)器件之間的導(dǎo)電性能。PN結(jié)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管等組成了集成電路器件的基礎(chǔ)結(jié)構(gòu)，而由后者構(gòu)成的互補(bǔ)式金屬氧化物半導(dǎo)體則憑借其低靜態(tài)功耗、高集成度的優(yōu)點(diǎn)成為數(shù)字集成電路中邏輯門的基礎(chǔ)構(gòu)造。設(shè)計(jì)人員需要考慮晶體管、互連線的能量耗散，這一點(diǎn)與以往由分立電子器件開始構(gòu)建電路不同，這是因?yàn)榧呻娐返乃衅骷技稍谝粔K硅片上。金屬互連線的電遷移以及靜電放電對(duì)于微芯片上的器件通常有害，因此也是集成電路設(shè)計(jì)需要關(guān)注的課題。隨著集成電路的規(guī)模不斷增大，其集成度已經(jīng)達(dá)到深亞微米級(jí)（特征尺寸在130納米以下），單個(gè)芯片集成的晶體管已經(jīng)接近十億個(gè)。由于其復(fù)雜性，集成電路設(shè)計(jì)相較簡(jiǎn)單電路設(shè)計(jì)常常需要計(jì)算機(jī)輔助的設(shè)計(jì)方法學(xué)和技術(shù)手段。集成電路設(shè)計(jì)的研究范圍涵蓋了數(shù)字集成電路中數(shù)字邏輯的優(yōu)化、網(wǎng)表實(shí)現(xiàn)，寄存器傳輸級(jí)硬件描述語(yǔ)言代碼的書寫，邏輯功能的驗(yàn)證、仿真和時(shí)序分析，電路在硬件中連線的分布，模擬集成電路中運(yùn)算放大器、電子濾波器等器件在芯片中的安置和混合信號(hào)的處理。相關(guān)的研究還包括硬件設(shè)計(jì)的電子設(shè)計(jì)自動(dòng)化（EDA）、計(jì)算機(jī)輔助設(shè)計(jì)（CAD）方法學(xué)等，是電機(jī)工程學(xué)和計(jì)算機(jī)工程的一個(gè)子集。對(duì)于數(shù)字集成電路來(lái)說(shuō)，設(shè)計(jì)人員現(xiàn)在更多的是站在高級(jí)抽象層面，即寄存器傳輸級(jí)甚至更高的行為級(jí)，使用硬件描述語(yǔ)言或高級(jí)建模語(yǔ)言來(lái)描述電路的邏輯、時(shí)序功能，而邏輯綜合可以自動(dòng)將寄存器傳輸級(jí)的硬件描述語(yǔ)言轉(zhuǎn)換為邏輯門級(jí)的網(wǎng)表。對(duì)于簡(jiǎn)單的電路，設(shè)計(jì)人員也可以用硬件描述語(yǔ)言直接描述邏輯門和觸發(fā)器之間的連接情況。網(wǎng)表經(jīng)過(guò)進(jìn)一步的功能驗(yàn)證、布局、布線，可以產(chǎn)生用于工業(yè)制造的版圖設(shè)計(jì)文件，根據(jù)該文件來(lái)可以在硬件上實(shí)現(xiàn)實(shí)際的集成電路電路。模擬集成電路設(shè)計(jì)涉及了更加復(fù)雜的信號(hào)環(huán)境，對(duì)工程師的經(jīng)驗(yàn)有更高的要求，并且其設(shè)計(jì)的自動(dòng)化程度遠(yuǎn)不及數(shù)字集成電路。逐步完成功能設(shè)計(jì)之后，設(shè)計(jì)規(guī)則會(huì)指明哪些設(shè)計(jì)符合制造要求，而哪些設(shè)計(jì)不符合，而這個(gè)規(guī)則本身也十分復(fù)雜。集成電路設(shè)計(jì)流程需要符合數(shù)百條這樣的規(guī)則。在一定的設(shè)計(jì)約束下，集成電路物理版圖的布局、布線對(duì)于獲得理想速度、信號(hào)完整性、減少芯片面積來(lái)說(shuō)至關(guān)重要。半導(dǎo)體器件制造的不可預(yù)測(cè)性使得集成電路設(shè)計(jì)的難度進(jìn)一步提高。在集成電路設(shè)計(jì)領(lǐng)域，由于市場(chǎng)競(jìng)爭(zhēng)的壓力，電子設(shè)計(jì)自動(dòng)化等相關(guān)計(jì)算機(jī)輔助設(shè)計(jì)工具得到了廣泛的應(yīng)用，工程師可以在計(jì)算機(jī)軟件的輔助下進(jìn)行設(shè)計(jì)、功能驗(yàn)證、靜態(tài)時(shí)序分析、動(dòng)態(tài)時(shí)序驗(yàn)證等流程。

集成電路設(shè)計(jì)的概述