芯片serdes延遲芯片serdes延遲是指SERDES在傳輸過(guò)程中引入的延遲。另一家為通信、工業(yè)和消費(fèi)應(yīng)用提供模擬接口設(shè)備的制造商AvagoTechnologies在2009年宣布將在40nmCMOS工藝上實(shí)現(xiàn)25GbpsSerDes，而其在2007年發(fā)布的基于65nmCMOS工藝的17GbpsSerDes的工作速度為每通道12.5Gbps，截至2009年底，AvagoTechnologies的SerDES產(chǎn)品出貨量已達(dá)到9500萬(wàn)個(gè)渠道。
當(dāng)然。任何通信都需要先指定一個(gè)協(xié)議，即使是簡(jiǎn)單的內(nèi)存讀寫(xiě)其實(shí)也遵循一個(gè)簡(jiǎn)單的協(xié)議。所以ARM和其他芯片通信的時(shí)候，你需要知道雙方都支持什么接口，可以是USB，以太網(wǎng)，SPI，UART或者簡(jiǎn)單的GPIO。FPGA支持GPIO、千兆以太網(wǎng)、其他高速串行接口等。具體選擇看你需要達(dá)到什么樣的溝通。簡(jiǎn)單來(lái)說(shuō)，ARM是主機(jī)，F(xiàn)PGA是從機(jī)，ARM把FPGA當(dāng)成雙向SDRAM來(lái)讀寫(xiě)。
SOC芯片一般都有片內(nèi)總線(xiàn)，通過(guò)片內(nèi)總線(xiàn)的切換，可以對(duì)外輸出多個(gè)接口。因此，ARM可以與多個(gè)FPGA通信。至于溝通方式，可以有很多種。最簡(jiǎn)單的時(shí)候是LocalBus(占用IO學(xué)科比較多)，直接地址映射；您也可以使用SerDes、PCIE或SRIO。低速可以用I2C等。看具體應(yīng)用。
目前市面上可見(jiàn)的產(chǎn)品基本都是國(guó)外公司的產(chǎn)品。2008年9月，德州儀器發(fā)布了一款四通道SerDes芯片TLK3134，可以實(shí)現(xiàn)30Gbps的雙向點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳輸速率。該芯片集成了時(shí)鐘抖動(dòng)消除器，支持每串行通道600Mbps至3.75Gbps的寬數(shù)據(jù)帶寬，并且可以靈活配置為XAUI或10GFC收發(fā)器。另一家為通信、工業(yè)和消費(fèi)應(yīng)用提供模擬接口設(shè)備的制造商AvagoTechnologies在2009年宣布將在40nmCMOS工藝上實(shí)現(xiàn)25GbpsSerDes，而其在2007年發(fā)布的基于65nmCMOS工藝的17GbpsSerDes的工作速度為每通道12.5Gbps。截至2009年底，AvagoTechnologies的SerDES產(chǎn)品出貨量已達(dá)到9500萬(wàn)個(gè)渠道。
3、芯片serdes延遲Chip serdes延遲是指serdes傳輸過(guò)程中引入的延遲。根據(jù)查詢(xún)相關(guān)資料，芯片的serdes延遲主要包括傳輸線(xiàn)延遲和芯片內(nèi)部電路延遲，傳輸線(xiàn)延遲是由信號(hào)在傳輸線(xiàn)路上傳播所需的時(shí)間引起的，傳輸線(xiàn)的長(zhǎng)度與傳輸介質(zhì)的特性有關(guān)。芯片內(nèi)部電路延遲是芯片內(nèi)部電路的物理特性和設(shè)計(jì)，如信號(hào)處理和緩沖等造成的延遲。
